JPS6261362A - 電荷結合素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本・発明は、複数の転送電極を備え、前記各転送電極下
に蓄積領域とバリヤ領域とを有する電荷結合素子の製造
方法に関する。

〔従来の技術〕

電荷結合素子（以降ＣＣＤと記す）は、近年急速な開発
が進められアナログ遅延線や固体撮像素子への応用が実
用化されている。特に、ＣＯＤ’を用いた固体撮像素子
は、小型・軽量・低消費電力などの特長を備えており、
その開発が盛んに行われているが現在ではこれが高密度
化・微細化される傾向にある。

第３図（ａ）〜（Ｃ）は、固体撮像素子の水平シフトレ
ジスタの一例として、埋込みチャネル２相駆動ＣＣＤの
従来方法による′ｇＬ極形成形成工程面図を示す（参考
文献：アイ・イー・ディー・エム・テクニカル・ダイジ
ェスト（ＩＥＤＭ　Ｔｅｃｈｎｉｃａｌ　Ｄｉｇｅｓｔ
（１９７３）　２４　）ならびにアイ・イー・ディー・
エノ・・テクニカル・ダイジェスト（ＩＥＤＭ　Ｔｅｃ
ｈｎｉｃａｌＤｉｇｅｓｔ（１９７４）　５５）　）　
。同図（ＩＬ）において、半導体基板３０１に該半導体
基板とは反対導電型を有する埋込み層３０２を形成し、
前記埋込み層表面に絶縁膜３０３を介して蓄積電極３０
４〜３０８を形成する。次に前記蓄積電極３０４〜３０
８の間隙内に通常イオン注入法を用いて前記埋込みＮ３
０２とは反対導電型の不純物を導入し、バリヤ領域３１
４〜３１７を形成する（同図（ｂ））。その後、前記バ
リヤ領域３１４〜３１７を覆い、前記蓄積電極３０４−
３０８と一部に重なりが生じるようにバリヤ電極３１８
〜３２１を形成し、前記バリヤ電極を隣接する一方の蓄
積電極と接続して２相のφ１．φ２％極を構成する。

〔発明が解決しようとする問題点〕

第３図（ｅ）において、例えば蓄積領域３１０，３１１
およびバリヤ領域３１５．３１６で構成されるＣＣＤの
単位素子長は、蓄積電極３０５　、３０６　、３０７の
間隙部分およびハＩＪヤ電極３１８，３１９．３２０の
間隙部分の最小加工寸法、ならびに蓄積電極３０５　、
３０６とバリヤ電極３１８　、３１９．３２０との重な
り部分の最小加工寸法によって制限される。また、この
ＣＣＤにおいては異なる・！ルスφ４．φ２が印加され
る隣接する蓄積電極および・クリヤ電極がそれぞれ同時
に形成されるために、素子が高密度化・微細化されると
隣接する電極間で短絡不良が生じ歩留りの低下を招く。

本発明の目的は、素子の高密度化・微細化に適した電荷
結合素子の新しい製造方法を提供することにある。

〔問題点を解決するだめの手段〕

本発明は、半導体表面に絶縁膜を介して枚数の第１の転
送電極を配置し、次に前記第１の転送電極の間隙部の半
導体表面に互いに膜厚の異なる段状の絶縁膜を形成し、
その後少なくとも前記段状の絶縁膜のうち膜厚の薄い方
の領域２覆い、かつ前記段状の絶縁膜のうち膜厚の厚い
方の領域に隣接している前記第１の転送！極から間隙（
ｉｆいて第２の転送電極を配置１〜、前記第１の転送電
極と前記第２の転送電極との間隙間の半導体表面に前記
第１の転送電極下の絶縁膜より膜厚の薄い絶縁膜を形成
した後に、少なくともこの絶縁膜ｅ５い、前記第１の転
送電極と対をなす第３の転送電極を設けることを特徴と
する電荷結合素子の製造方法である。

〔作用〕

本発明は、絶縁膜の膜厚の差を利用して蓄積領域とバリ
ヤ領域全形成するもので、素子の微細化が容易となり、
電極間の短絡不良が防止される。

〔実施例〕

以下に本発明の実施例金示す。

以下に示す実施例では、半導体基板としてシリコン基板
、絶縁膜として二酸化シリコン膜（以下単に酸化膜と呼
ぶ）を例に説明する。

第１図（、）〜（ｄ）は、本発明による埋込みチャネル
２相駆動ＣＣＤの製造方法全工程順に示す図である。第
１図（ａ）において、シリコン基板１０１に該半導体基
板とは反対導電型２有する埋込み層１０２全形成した半
導体表面に酸化膜１０３を介してφ。

の蓄積電極となる転送電極１０４を形成し、その後、露
出している酸化膜を除去する。次に、第１図（ｂ）のよ
うにφ２′ｔＩＬ極下の蓄積領域とバリヤ領域の酸化膜
厚差の初期段差膜厚分だけ酸化膜を形成し、前記転送電
極１０４の間隙部分のうち、前記転送電極１０４の一端
に隣接してバリヤ領域１０８となる部分を除いて、その
表面全例えばフォトレノスト１０６によってカバーし、
その後酸化膜を除去する。その後、酸化膜を除去したバ
リヤ領域１０８に所望の膜厚の酸化膜を形成する。この
とき、フォトレノストでカバーされていた領域の酸化膜
厚も増加する。そして、少なくとも前記バリヤ領域１０
８を覆い一端が隣接する転送電極１０４と重なりを生じ
かつ他端が前記転送電極１０４との間に間隙を設けてφ
２の転送電極１０７’を形成し、φ、のバリヤ領域１１
１となるφ、の転送電極１０４とφ２の転送電極１０７
との間隙間の酸化膜を除去する（同図（Ｃ））。

次に、前記バリヤ領域１１１を覆いかつ隣接する転送電
極１０４および１０７と重なりを生じるように転送電極
１１０を形成し、φ１の転送電極１０４と算、気菌に接
続する（同図（ｄ））。同図（ｄ）において、バリヤ領
域１０８，１１１および蓄積領域１０５．１０９で構成
されるＣＣＤの単位素子長は、φ、の転送電極１０５と
φ２の転送電極１０７との重なり部分の最小加工寸法な
らびにバリヤ領域１０８，１１１を形成する際のマスク
合わせ精度によって決定される。通常マスク合わせ計９
度を考慮したバリヤ領域１０８，１１１の長さは第３回
（ｂ）に示した電極の最小加工寸法によって決まるバリ
ヤ領域３１４〜３１７の長さより短くできるため、第１
図（ａ）〜（ｄ）に示す本発明の方法によれば、第３図
（、）〜（ｃ）の方法よりも素子の高密度化・微細化が
可能となる。さらに、第１図（ａ）、（ｃ）、（ｄ）の
工程により形成される電極はそれぞれすべて同相であり
、仮に隣接する電極間で短絡不良が生じても動作に影響
がなく歩留りは低下しない。

第２図は本発明による他の実施例金示したもので、表面
チャネル２相駆動ＣＣＤの断面図である。

表面チャネルＣＯＤでは埋込みチャネルＣＣＤとは逆に
、酸化膜２０２の薄い部分が蓄積領域２０３、酸化膜の
厚い部分がバリヤ領域２０４となること金除いてｓ１図
（ａ）〜（ｄ）に示した例と同様の方法で製造して、本
発明を適用することができる。なお、図中２０１はシリ
コン基板、２０５は転送電極を示している。

以上実施例では、半導体基板材料としてシリコンを、絶
縁膜として二酸化シリコンを用いた例を説明したが、他
の半導体基板あるいは他の絶縁膜を用いたＣＣＤに対し
ても本発明は有効である。

また、第１図（、）〜（ｄ）では半導体基板に直接埋込
みＮを形成した埋込みチャネルＣＣＤの例金、第２図で
は半導体基板表面を直接利用した表面チャネルＣＣＤの
例を示したが、半導体基板にこの基板とは反対導電型の
半導体層全形成し、該半導体層表面に形成した表面チャ
ネルＣＣＤあるいは前記半導体層にさらに埋込み層全形
成した埋込みチャネルＣＯＤについても本発明を適用で
きることは明らかである。

〔発明の効果〕

以上説明したように、本発明によれば素子寸法の縮小が
容易でかつ電極間の短絡不良による歩留り低下のない、
高品位の電荷結合素子を提供できる効果を有するもので
ある。

【図面の簡単な説明】

第１図（、）〜（ｄ）は本発明による埋込みチャネル２
相駆動ＣＣＤの製造工程を示す断面図、第２図は本発明
による表面チャネル２相駆動ＣＣＤの実施例を示す構成
断面図、第３図（ａ）〜（ｃ）は従来方法による埋込み
チャネル２相駆動ＣＣＤの製造工程を示す断面図である
。１０１　、２０１はシリコン基板、１０２は埋込み層
、１０３，２０２は酸化膜、１０４，１０７，１１０，
２０５は転送電極、１０５，１０９．２０３　ＨＷａｔ
領域、１０８，１１１゜２０４はバリヤ領域、１０６は
フォトレジストである。

Claims (1)

【特許請求の範囲】
1. （１）半導体表面に絶縁膜を介して複数の第１の転送電
   極を配置し、次に前記第１の転送電極の間隙部の半導体
   表面に互いに膜厚の異なる段状の絶縁膜を形成し、その
   後少なくとも前記段状の絶縁膜のうち膜厚の薄い方の領
   域を覆い、かつ前記段状の絶縁膜のうち膜厚の厚い方の
   領域に隣接している前記第１の転送電極から間隙を置い
   て第２の転送電極を配置し、前記第１の転送電極と前記
   第２の転送電極との間隙間の半導体表面に前記第１の転
   送電極下の絶縁膜より膜厚の薄い絶縁膜を形成した後に
   少なくともこの絶縁膜を覆い、前記第１の転送電極と対
   をなす第３の転送電極を設けることを特徴とする電荷結
   合素子の製造方法。