JPS6260310A - 同期信号発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 外部信号によって基本信号に同期した分周信号を発生す
る分周器の同期信号発生方式であって、制御信号によっ
て分周器出力の立ち上がりで現れる時間幅の小さいパル
ス信号を隠蔽し、出力しないようにする。　　− 〔産業上の利用分野〕 本発明は外部信号によって基本信号に同期した分周信号
を発生する分周器の同期信号発生方式に関するものであ
る。

データ処理装置のシステムを構成する各装置では、それ
ぞれの装置内でタイミングの基準となる基本信号に同期
した各種の同期信号を作成して、装置を構成する各回路
を制御する。

従って、他の装置からの外部信号は受入する装置でその
基本信号に同期させる必要がある。

一般に、このような外部信号の同期を行う場合には、高
い周波数の基本信号を分周して所要の同期信号を得る。

この分周手段としてカウンタが分周器として利用される
が、分周信号形成の最初で所要のパルス幅より短い時間
幅の信号を出力することがあり、誤動作の原因となる。

このため、この短時間幅の信号の出力を防止する同期信
号の発生方式が要望されている。

〔従来の技術〕

第３図は同期信号発生方式の従来例のブロック図、第４
図は波形図である。

基本信号発振器１が発生する基本信号Ａ（波形Ａ、以下
信号名を波形名で称する）は、フリップフロップ回路２
，３およびカウンタ分周器４のクロック端子ＣＬに入力
する。

外部入力端子５から外部信号Ｂが入力して同期信号の発
生を要求する。

外部信号Ｂはフリップフロップ回路２のｄ端子に入力し
、基本信号Ａに同期して同期サンプリング信号Ｃを発生
し、フリップフロップ回路３のｄ端子に入力するととも
、２人力論理積否定回路６の１人力となる。

２人力論理積否定回路６の出力はカウンタ４のＬ端子に
出力される。

そして、カウンタ４は２人力論理積否定回路６からの入
力によって、一旦リセットして基本信号を計数しはじめ
、所定の計数値を計数するとその出力端子Ｑから分周器
出力端子７を介して同期信号りを出力する。

〔発明が解決しようとする問題点〕

この従来の方式では、外部信号Ｂによって同期サンプリ
ング信号Ｃがオンになると、次の基本信号Ａでカウンタ
分周器４はリセットされ、再び計数を始めることになる
ので、出力信号りは１基本信号分のパルス幅の出力を出
力端子７から出力することになる。

このような短時間幅パルスは、この分周器に接続された
後段の回路の誤動作する原因になる。

またこのような短時間幅パルスでも正常な動作を確保す
るためには、高速動作回路に変更する必要があって、経
済的に問題である。

本発明はこのような点に鑑みて創作されたちので、分周
器出力の最初の立ち上がり迄をカバーする制御信号Ｅと
分周器出力りとの論理和信号を出力することによって、
短い時間幅のパルスの出力を防止した同期信号発生方式
を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の同期信号発生方式の原理ブロック図あ
る。

図において、１は基本発振器、２，３はフリップフロッ
プ回路、４はカウンタ分周器、５は外部信号端子、６は
２人力論理積否定出力回路、７は出力端子、８は時間幅
の短いパルスを隠蔽する制御信号回路、９は論理和回路
である。

従来例で図示した記号１〜７で構成された回路に制御信
号回路８が付加され、制御信号回路８の入力は回路４の
Ｌ端子に接続され、カウンタ分周器４の出力、即ち、従
来例の回路の出力と、制′４′ｌｌｌ信号回路８の出力
が論理和回路９で論理和がとられて、出力端子７から同
期信号が取り出されるよう回路構成されている。

〔作用〕

第４図の波形図の一波形Ｅで示すように、制御信号回路
８で形成される制御信号Ｅは同期サンプリング信号と同
時に立ち上がり、カウンタ分周器４の出力の最初の立ち
上がりでオフとなる信号である。

従って゛波形りと波形Ｅとの論理和を論理和回路８でと
って出力することによって、波形りで現れた短時間幅の
パルスを隠蔽し、同期出力信号Ｆを得ることができる。

〔実施例〕

第２図は本発明の同期信号発生方式の実施例のブロック
図である。

なお、全図を通じて同一符号は同一対象物を示す。

制御信号回路８は否定回路１０．２人力論理積否定回路
１１．１２．２否定入力論理和回路１３．３否定入力論
理和回路１４からなる。

カウンタ分周器４のＬ入力信号が同時に２人力論理積否
定回路１２の１人力となり、また否定回路１０のを介し
て２人力論理積否定回路１１の１人力となる。

２人力論理積否定回路１１の他の入力は２人力論理積否
定回路１２の１人力とともにカウンタ分周器４の出力に
接続される。

２人力論理積否定回路１１．１２の出力はそれぞれ否定
入力論理和回路１３．１４の入力となり、否定入力論理
和回路１３．１４は互いの出力と１人力が交叉して接続
されたフリップフロップを形成し、２否定入力論理和回
路１３が制御信号回路８の出力信号となっている。

なお、３否定入力論理和回路１４の１人力は電源投入時
に論理を保証するリセット信号が入力する。

波形りと波形Ｅの論理和波形Ｆが分周器の出力同期信号
となる。

上述の信号のオン、オフは論理回路におけるＨレベル、
Ｌレベルと同じ表現である。

また、論理表現におけるレベルは上記レベルと逆レベル
で実施できることは云うまでもない。

〔発明の効果〕

以上述べてきたように、本発明によれば、従来の出力信
号に付加する簡易な回路で制御信号を形成して、短時間
幅パルスを隠蔽することができ、実用的には極めて有用
である。

【図面の簡単な説明】

第１図は本発明の同期信号発生方式の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は従来例
のブロック図、 第４図は波形図である。 図において １は基本信号発振器、４はカウンタ分周器、８は制御信
号回路、９は論理和回路、 Ａは基本信号、 Ｂは外部入力信号、 Ｃは同期サンプリング信号、 Ｄはカウンタ分周器信号、 Ｅは制御信号、 Ｆは論理和信号（同期出力信号）である。 ？ト序６日Ｆ４ｔｐＪｉＷニアーｏ−ｚ７１ｆｆｌ第１
図 第２図

Claims (1)

1. 【特許請求の範囲】 外部入力信号（Ｂ）の入力によって基本信号（Ａ）に同
   期して立ち上がる同期サンプリング信号（Ｃ）の立ち上
   がりタイミングでオンとなり、 該基本信号（Ａ）に同期し、且つ該基本信号（Ａ）を分
   周するカウンタ分周器（４）の出力信号（Ｄ）が前記同
   期サンプリング信号（Ｃ）が入力後、最初に立ち上がる
   タイミングでオフとなる制御信号（Ｅ）を形成し、 該制御信号（Ｅ）と、前記カウンタ分周器（４）の出力
   信号（Ｄ）との論理和信号（Ｆ）を出力するよう構成し
   てなることを特徴とする同期信号発生方式。