JPS6260265A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6260265A
JPS6260265A JP19993585A JP19993585A JPS6260265A JP S6260265 A JPS6260265 A JP S6260265A JP 19993585 A JP19993585 A JP 19993585A JP 19993585 A JP19993585 A JP 19993585A JP S6260265 A JPS6260265 A JP S6260265A
Authority
JP
Japan
Prior art keywords
ion implantation
gate
region
insulating film
ldd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19993585A
Other languages
English (en)
Other versions
JPH0752769B2 (ja
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP60199935A priority Critical patent/JPH0752769B2/ja
Publication of JPS6260265A publication Critical patent/JPS6260265A/ja
Publication of JPH0752769B2 publication Critical patent/JPH0752769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自己整合型ＬＤＤ　（ＬｉｇｈｔｌｙＤｏｐ
ｅｄ　　Ｄｒａｉｎ）構造のＭ工５ＦＥＴの製造方法に
関する。
〔発明の概要〕
本発明は、半導体装置の製造方法に関し、半導体基板表
面には、フィールド絶縁膜、ゲート絶縁膜、ゲート電極
及びソース・ドレイン拡散層から成るＭＩＳ型ｙＥＴが
形成され、該ＭＩＳ型ＦＥＴの表面から斜めイオン打込
みを施すことにより、少くともドレイン拡散層のゲート
領域下のドレイン拡散層に接する部分に低濃度イオン打
込み領域を形成することを特徴とする。
〔従来の技術〕
従来、ＬＤＤ構造のＭ工ＥＩＦＦｉＴの製造方法として
は、ゲート電極形成後、低濃度イオン打込み層をソース
・ドレイン領域に形成し、その後ウェーハ表面にＳｉ、
Ｎ４膜と多結晶Ｓ１膜を形成後、エッチ・バックにより
多結晶Ｓ１膜、！：Ｓｉ、Ｎ。
膜をゲート電極側面を除いて除去し、該残存多結晶Ｓ１
膜をもマスクとして高濃度イオン打込みによりソース・
ドレイン領域を形成する方法が用いられていた。
〔発明が解決しようとする問題点及び目的〕しかし、上
記従来技術によるとＬＤＤ構造を形成する工程が複雑に
なるという問題点があった。
本発明は、かかる従来技術の問題点をなくし、自己整合
型のＬＤＤ構造のＭ工Ｓ　　ＰＥＴを簡単に製造する方
法を提供することを目的とする。
〔問題を解決するための手段〕
上記従来技術の問題点を解決するために、本発明では、
ＭＩＳ型ＦＥＴのゲート電極形成後、高濃度イオン打込
み後に低濃度イオン打込みを斜めイオン打込みにより施
して、少くともゲート下のドレイン領域に接する部分に
低濃度イオン打込み層を形成し、ＬＤＤ構造を自己整合
型に簡単に形成する手段となす。
〔実施例〕
以下、実施例により本発明を詳述する。
第１図は本発明の一実施例を示す、自己整合型ＬＤＤ構
造Ｍ工Ｓ’ＮＥＴの製造工程断面図であるすなわち、８
１基板１の表面には、フィールド絶縁膜２．ゲート絶縁
膜３．ゲート電極４．ドレイン拡散領域５．ソース拡散
領域６から成るＭ工Ｓ’ＦＦ！Ｔの表面から斜めイオン
打込み７によりＬＤＤ領域８を形成する。
本発明は少なくともドレイン拡散層に接してゲート下に
ＬＤＤ領域を設けることを最低条件として居り、例えば
、ウェーハを回転させながら斜めイオン打込みを施す事
により、ソース拡散領域に接してゲート下も低濃度イオ
ン打込み層が形成されても良いことは云うまでもない。
〔発明の効果〕
本発明の如く、自己整合型でＬＤＤ構造と斜めイオン打
込みのみにより形成すると、工程が簡略化され、製作が
容易となる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す、自己整合型ＬＤＤ構
造Ｍ工５ＦＥＴの製造工程断面図である１・・・・・・
半導体基板 ２・・・・・・フィールド絶縁膜 ３・・・・・・ゲート絶縁膜 ４・・・・・・ゲート電極 ５・・・・・・ドレイン領域 ６・・・・・・ソース領域 ７・・・・・・斜めイオン打込み ８・・・・・・ＬＤＤ領域 以上

Claims (1)

    【特許請求の範囲】
  1. 半導体基板表面にはフィールド絶縁膜、ゲート絶縁膜、
    ゲート電極及びソース・ドレイン拡散層から成るＭＩＳ
    型ＦＥＴが形成され、該ＭＩＳ型ＦＥＴの表面から斜め
    イオン打込みを施すことにより、少くともゲート領域下
    のドレイン拡散層に接する部分に低濃度イオン打込み領
    域を形成することを特徴とする半導体装置の製造方法。
JP60199935A 1985-09-10 1985-09-10 半導体装置の製造方法 Expired - Lifetime JPH0752769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60199935A JPH0752769B2 (ja) 1985-09-10 1985-09-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60199935A JPH0752769B2 (ja) 1985-09-10 1985-09-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6260265A true JPS6260265A (ja) 1987-03-16
JPH0752769B2 JPH0752769B2 (ja) 1995-06-05

Family

ID=16416039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60199935A Expired - Lifetime JPH0752769B2 (ja) 1985-09-10 1985-09-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0752769B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212470A (ja) * 1988-02-19 1989-08-25 Mitsubishi Electric Corp Ｍｏｓトランジスタ及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142879A (en) * 1977-05-18 1978-12-12 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device
JPS59198763A (ja) * 1983-04-27 1984-11-10 Hitachi Ltd Ｍｏｓ形電界効果トランジスタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142879A (en) * 1977-05-18 1978-12-12 Matsushita Electric Ind Co Ltd Manufacture for semiconductor device
JPS59198763A (ja) * 1983-04-27 1984-11-10 Hitachi Ltd Ｍｏｓ形電界効果トランジスタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01212470A (ja) * 1988-02-19 1989-08-25 Mitsubishi Electric Corp Ｍｏｓトランジスタ及びその製造方法

Also Published As

Publication number Publication date
JPH0752769B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
JPH09205202A (ja) 半導体装置
JPH01194436A (ja) 半導体装置
KR960005896A (ko) 박막트랜지스터 제조방법
KR920017279A (ko) Mos형 반도체장치 및 그 제조방법
JPS6395669A (ja) 半導体集積回路装置の製造方法
JPS6260265A (ja) 半導体装置の製造方法
KR970018685A (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
JPH02114670A (ja) 電界効果トランジスタ
JPS6169176A (ja) 半導体装置の製造方法
JPS6469054A (en) Manufacture of mis type transistor
JPH0479336A (ja) 半導体装置の製造方法
KR930003430A (ko) 반도체 장치 및 그 제조방법
JPS61214472A (ja) 半導体素子の製造方法
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
JPS6338343U (ja)
JPS61253865A (ja) 半導体装置の製造方法
JPS6260264A (ja) 半導体装置の製造方法
JPH0330307B2 (ja)
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
JPS62281476A (ja) 半導体装置の製造方法
JPH0318035A (ja) 半導体装置
JPH04139834A (ja) 半導体装置の製造方法
KR950026026A (ko) 트랜지스터 제조 방법
JPH0567055B2 (ja)
JPH01304780A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term