JPS6259344B2

JPS6259344B2 -

Info

Publication number: JPS6259344B2
Application number: JP14686883A
Authority: JP
Inventors: Hajime Oyadomari
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-08-11
Filing date: 1983-08-11
Publication date: 1987-12-10
Also published as: JPS6039264A

Description

【発明の詳細な説明】〔発明の属する技術分野〕本発明は、複数台のチヤネル装置とチヤネル制
御装置とからなるデータ転送装置に関する。

特にストリーミングモードのチヤネル装置を複
数台備えたデータ転送装置に関する。

〔従来技術の説明〕

ストリーミングモードのチヤネル装置は、第１
図ａに示すように、従来のチヤネル装置が入出力
装置とのデータの授受に際して、両側の装置にス
トローブ信号が一往復されるように構成されてい
たが、第１図ｂに示すようにストローブ信号を周
期的に送受し、周期的データサンプルによつて大
量のデータをより高速に転送する。

従来のストリーミングモードでない複数のチヤ
ネル装置とチヤネル制御装置とからなるデータ転
送装置は、両側のチヤネル装置間に最大１個の先
取りバイトカウントレジスタを持つていた。その
理由としては、チヤネル制御装置が転送前準備と
して、各々のチヤネル装置へバイトカウントやフ
ラグ類を設定する処理時間に比して、データ転送
の平均時間が十分に大きく、データチエイン処理
時においても、次バイトカウントさえ先取してお
けば、次バイトカウントによるデータ転送中に、
次々にバイトカウントを取出すことができるとし
ていたからである。

もし多数のチヤネル装置が同時動作を行い、チ
ヤネル制御装置の負荷が大きいときに、あるチヤ
ネル装置のデータチエイン処理が遅れて、次バイ
トカウントが格納されてない場合がある。このよ
うなときに、入出力装置がデータ転送を要求して
一定時間が経過すると、転送の実行が不可能とな
る。これがオーバランである。すなわち、従来の
データ転送装置では、このオーバランが起る確率
の検証結果より、先取りバイトカウントレジスタ
を１個だけでよいとしていた。

しかし、ストリーミングモードのチヤネル装置
では、大量のデータを高速に転送する入出力装置
を接続するので、１回のデータチエインのバイト
カウントが変化しないものとすると、データ転送
の平均時間は従来のようにデータ転送の前準備処
理の時間およびデータチエイン処理の時間に比し
て十分大きいとはいい難い。したがつて、従来の
チヤネル制御装置に、１個の先取りバイトカウン
トレジスタを持つたストリーミングモードのチヤ
ネル装置を接続したデータ転送装置のデータチエ
イン処理時のオーバラン確率は確実に大きい。

オーバランを起こしたことを確認するのは、通
常入出力装置である。入出力装置は、現在実行中
のデータ転送がオーバランであることを検出する
と、データ転送装置に対して、オーバランを報告
すると同時に、前記のデータ転送をもう一度再試
行しようとする。このため、オーバランが起こる
と、短い時間で済むデータ転送が、オーバラン処
理時間と再試行時間とを含めて、非常に長い時間
を消費し、ストリーミングモードにした利点が消
去され、データ転送装置および入出力装置双方の
負荷を増大させる欠点があつた。

〔発明の目的〕

本発明は、前記の欠点を解決し、ハードウエア
量の増加が少く、オーバラン耐力の大きいデータ
転送装置を提供することを目的とする。

〔発明の特徴〕

本発明は、データチエイン指示フリツプフロツ
プと演算器を持ちデータチエインが３回以上連続
する場合で、第三コマンドの先取りが遅れた時
に、先取りバイトカウントレジスタへバイトカウ
ントを格納するまで、転送バイトカウントレジス
タの値を０から減算しバイトカウントが格納され
たら、前記転送バイトカウントレジスタの値とデ
ータチエイン指示フリツプフロツプとで補数を作
成し前記先取りバイトカウントを加えて転送バイ
トカウントレジスタへ格納することを特徴とす
る。

すなわち本発明は、チヤネル装置内に、転送バ
イトカウントレジスタと、先取りバイトカウント
レジスタと、データチエイン指示フリツプフロツ
プと、チヤネル制御装置からの先取りバイトカウ
ントレジスタへの書込線と、先取りバイトカウン
トレジスタの出力の値と転送バイトカウントレジ
スタの出力の値とを演算する演算器と、先取りバ
イトカウントレジスタの出力と前記演算器の出力
とを選択するセレクタ回路と、セレクタ回路から
転送バイトカウントレジスタへの書込信号線と、
チヤネル制御装置からデータチエイン指示フリツ
プフロツプへの信号線と、データチエイン指示フ
リツプフロツプおよび転送バイトカウントの値か
ら演算器とセレクタ回路を制御するバイトカウン
ト制御回路とを備え、データチエイン動作時に
は、チヤネル制御装置はチヤネルプログラムの次
コマンドの先取りを行い、先取りバイトカウント
レジスタに次コマンドのバイトカウントを格納
し、前記次コマンドがデータチエインを指示して
いるときは、データチエイン指示フリツプフロツ
プをセツトして、データチエイン転送を開始する
ように構成され、バイトカウント制御回路は、転
送バイトカウントレジスタの値が演算器により減
算されて「０」になつたときに、先取りバイトカ
ウントレジスタ内に先取りバイトカウントが格納
されておらず、かつデータチエイン指示フリツプ
フロツプがセツトされている場合は、転送を継続
して、転送バイトカウントレジスタの減算を続
け、先取りバイトカウントレジスタに値が設定さ
れたときに、転送バイトカウントレジスタ内の値
を補数として先取りバイトカウントレジスタの値
と加えて転送バイトカウントレジスタに格納され
るよう構成されたことを特徴とする。

〔実施例による説明〕

本発明の実施例について、図面を参照して説明
する。第２図は本発明のデータ転送装置を含むシ
ステムのブロツク構成図である。第２図におい
て、データ転送装置１０には、メモリ制御装置２
０が接続され、メモリ制御装置２０には、中央処
理装置３０と主記憶装置４０とがそれぞれ接続さ
れる。データ転送装置１０には、入出力装置５０
_１〜５０_oがそれぞれ接続される。

第３図は本発明一実施例データ転送装置のブロ
ツク図である。第３図において、データ転送装置
１０内のチヤネル制御装置１００は、インタフエ
イスl₁を介して図外のメモリ制御装置２０に接続
される。またチヤネル制御装置１００には、イン
タフエイスl₂，l₃，l₄を介してストリーミングモ
ードチヤネル１０１，１０２，１０３が接続され
る。ストリーミングモードチヤネル１０１内のイ
ンタフエイス制御回路１１０は、インタフエイス
l₅を介して入出力装置５０_１に接続される。スト
リーミングモードチヤネル１０２，１０３は、イ
ンタフエイスl₆，l₇を介して図外の入出力装置５
０_２，５０_３に接続される。バイトカウント制御
回路１１１内のデータチエイン指示フリツプフロ
ツプ１１２は、制御線l₈を介してインタフエイス
l₂に接続される。先取りバイトカウントレジスタ
１１３は、書込信号線l₉を介して、インタフエイ
スl₂に接続される。先取りバイトカウントレジス
タ１１３の出力は、信号線l₁₀を介してセレクタ
回路１１４の第１の入力およびバイトカウント制
御回路１１１に接続される。セレクタ回路１１４
の出力は、書込信号線l₁₁を介して転送バイトカ
ウントレジスタ１１５に接続される。転送バイト
カウントレジスタ１１５の出力は、信号線l₁₂を
介して演算器１１６の一方の入力およびバイトカ
ウント制御回路１１１に接続される。演算器１１
６の他の入力には、信号線l₁₀が接続される。演
算器１１６の一方の出力は、信号線l₁₃を介して
セレクタ回路１１４の第二の入力に接続され、転
送バイトカウントレジスタ１１５の出力より
「１」を減じた値がセレクタ回路１１４に入力さ
れる。演算器１１６の他の出力は、信号線l₁₄を
介してセレクタ回路１１４の第三の入力に接続さ
れ、転送バイトカウントレジスタ１１５の値の補
数と先取りバイトカウントレジスタ１１３の値と
の演算結果がセレクタ回路１１４に入力される。
バイトカウント制御回路１１１は、制御線l₁₅，
l₁₆，l₁₇，l₁₈，l₁₉を介してそれぞれ先取りバイト
カウントレジスタ１１３、セレクタ回路１１４、
転送バイトカウントレジスタ１１５、演算器１１
６、インタフエイス制御回路１１０に接続され
る。

このような構成のデータ転送装置の動作につい
て第２図、第３図および第４図を用いて説明す
る。第４図は第２図の主記憶装置４０上で実行さ
れるチヤネルプログラムを示す図である。図にお
いて最上段はチヤネルプログラムの概要を示す。
中央処理装置３０において、入出力動作が要求さ
れると、データ転送装置１０に対して入出力命令
が発生される。インタフエイスl₁を介して前記入
出力命令を受取るとチヤネル制御装置１００は、
主記憶装置４０からインタフエイスl₁を介してチ
ヤネルプログラムを取つてくる。第４図の例に従
つてチヤネルプログラムを実行すると、第一コマ
ンドは、アドレス0000からの32バイトのINPUT
転送データチエインを指示しているので、チヤネ
ル制御装置１００は、インタフエイスl₁を介して
主記憶装置４０から第二コマンドの先取りを行
う。第二コマンドを解読すると、これも32バイト
のINPUT転送、データチエインを指示している
ので、ストリーミングモードチヤネル１０１内の
データチエイン指示フリツプフロツプ１１２を信
号線l₈を介してセツトし、第二コマンドのバイト
カウントをインタフエイスl₂を介して先取りバイ
トカウントレジスタ１１３に格納する。

第一コマンドのバイトカウント「32」を転送バ
イトカウントレジスタ１１５に格納するときは、
バイトカウント制御回路１１１により、先取りバ
イトカウントレジスタ１１３はスルー状態にし、
セレクタ回路１１４は信号線l₁₀を選択して、イ
ンタフエイスl₂、書込信号線l₉およびl₁₁を介して
バイトカウントを転送バイトカウントレジスタ１
１５に格納する。第二コマンドのバイトカウント
「32」を先取りバイトカウントレジスタ１１３に
格納するときは、転送バイトカウントレジスタ１
１５はホールドとする。

以上のように、第二コマンドのバイトカウント
を格納すると、チヤネル制御装置１００は、スト
リーミングモードチヤネル１０１に対して起動指
示をかけ、バイトカウント制御回路１１１によ
り、演算器の出力「転送バイトカウントレジスタ
の出力−１」を信号線l₁₃を介してセレクタ回路
１１４に入力して、転送バイトカウントレジスタ
１１５に格納し、入出力装置５０_１からインタフ
エイスl₅を介して、データが１バイト転送される
たびに、転送バイトカウントレジスタ１１５の
値、この例では「32」から「１」ずつ減じて行
く。

転送を続行して、転送バイトカウントレジスタ
１１５の値が「０」となると、バイトカウント制
御回路１１１は、信号線l₁₂より、転送バイトカ
ウントレジスタ１１５の値がつきたことを知つ
て、制御線l₁₆，l₁₇を介して、先取りバイトカウ
ントレジスタ１１３の値「32」を転送バイトカウ
ントレジスタ１１５へ格納し、データチエイン後
の転送をインタフエイスl₅を介して入出力装置５
０_１により続行すると同時に、インタフエイスl₂
を介してデータチエイン処理が必要なことをチヤ
ネル制御装置１００へ報告する。

報告を受けたチヤネル制御装置１００は第三コ
マンドの先取りを行い、解読してデータチエイン
であることから、データチエイン指示フリツプフ
ロツプ１１２をセツトし、先取りバイトカウント
レジスタ１１３に第三コマンドのバイトカウント
「32」を格納する。

もし、多くのチヤネルが競合して、チヤネル制
御装置１００の前記のような処理が遅れ、先取り
バイトカウントレジスタ１１３に値が格納される
前に、前記転送バイトカウントレジスタ１１５に
格納した第二コマンドのバイトカウント「32」が
つきたときは、バイトカウント制御回路１１１
は、データチエイン指示フリツプフロツプ１１２
が点燈しているので、データチエインであること
を認識して、転送バイトカウントレジスタ１１５
の値が「０」でも転送を続行し、転送バイトカウ
ントレジスタ１１５の内容をインタフエイスl₅か
らバイトデータが転送されるたびに「１」を減ず
る。

チヤネル制御装置１００が、先取りバイトカウ
ントレジスタ１１３に第三コマンドのバイトカウ
ント「32」を格納したときに、転送バイトカウン
トレジスタ１１５の内容が「FFF6_(HEX)」であ
る場合は、バイトカウント制御回路１１１によ
り、演算器１１６の出力「先取りバイトカウント
レジスタ１１３の値＋転送バイトカウントレジス
タ１１５の値」を信号線l₁₄を介してセレクタ回
路１１４に入力し FFF6_(HEX)＋20_(HEX)＝16_(HEX) すなわち、10進で22バイトの残りバイトカウン
トを転送バイトカウントレジスタ１１５に格納
し、転送を続行する。

もし、前記演算後になお補数であつたなら、バ
イトカウント制御回路１１１は、インタフエイス
制御回路１１０にオーバランであることを報告
し、インタフエイスl₅を介して入出力装置５０_１
に対し、現転送が無効であることを指示する。

以上のようにして、本発明のデータ転送装置１
０は、ストリーミングモードチヤネル１０１内に
おいて、データチエイン指示フリツプフロツプ１
１２、および演算器１１６をバイトカウント制御
回路１１１にて制御することにより、たとえば、
第４図のチヤネルプログラムにおいて、従来なら
ば「32」バイト転送の間にデータチエイン処理を
行わなければならなかつたのが倍の64バイト転送
の間の時間の余裕を生むことができる。

〔発明の効果〕

本発明は、以上説明したように、データチエイ
ン指示フリツプフロツプと演算器を備え、データ
チエインが３回以上連続する場合で、第三コマン
ドの先取りが遅れたときには、先取りバイトカウ
ントレジスタへバイトカウントを格納するまで、
転送バイトカウントレジスタの値を「０」から減
算し、バイトカウントが格納されたら、前記転送
バイトカウントレジスタの値とデータチエイン指
示フリツプフロツプとで補数を作成し、前記先取
りバイトカウントの値を加えて、転送バイトカウ
ントレジスタへ格納しデータ転送を続行すること
により、最小のハードウエア量の増加で、オーバ
ラン耐力を大きくすることができる優れた効果が
ある。

【図面の簡単な説明】

第１図ａは従来チヤネルのシーケンス図、第１
図ｂは従来チヤネルストリーミングチヤネルのシ
ーケンス図。第２図は本発明のデータ転送装置を
含むシステムのブロツク構成図。第３図は本発明
一実施例データ転送装置のブロツク構成図。第４
図はその実行するチヤネルプログラムを示す図。１……サンプル、２……セツト、１０……デー
タ転送装置、２０……メモリ制御装置、３０……
中央処理装置、４０……主記憶装置、５０_１〜５
０_o……入出力装置、１００……チヤネル制御装
置、１０１〜１０３……ストリーミングモードチ
ヤネル、１１０……インタフエイス制御回路、１
１１……バイトカウント制御回路、１１２……デ
ータチエイン指示フリツプフロツプ、１１３……
先取りバイトカウントレジスタ、１１４……セレ
クタ回路、１１５……転送バイトカウントレジス
タ、１１６……演算器、l₁〜l₇……インタフエイ
ス、l₈，l₁₀，l₁₂，l₁₃，l₁₄……信号線、l₉，l₁₁……
レジスタへの書込信号線、l₁₅，l₁₆，l₁₇，l₁₈，l₁₉
……制御線。

Claims

【特許請求の範囲】１入出力装置との入出力インタフエースを制御
するチヤネル装置が複数台設けられ、そのチヤネ
ル装置を制御する制御装置を備えたデータ転送装
置において、前記チヤネル装置内に、転送バイトカウントレジスタと、先取りバイトカウンタレジスタと、データチエイン指示フリツプフロツプと、前記チヤネル制御装置から前記先取りバイトカ
ウントレジスタへの書込信号線と、前記先取りバイトカウントレジスタの出力の値
と前記転送バイトカウントレジスタの出力の値と
を演算する演算器と、前記先取りバイトカウントレジスタの出力と前
記演算器の出力とを選択するセレクタ回路と、前記セレクタ回路から前記転送バイトカウント
レジスタへの書込信号線と、前記チヤネル制御装置から前記データチエイン
指示フリツプフロツプへの信号線と、前記データチエイン指示フリツプフロツプおよ
び前記転送バイトカウントレジスタの値から前記
演算器およびセレクタ回路を制御するバイトカウ
ント制御回路とを備え、データチエイン動作時には、前記チヤネル制御
装置はチヤネルプログラムの次コマンドの先取り
を行い、前記先取りバイトカウントレジスタに次
コマンドのバイトカウントを格納し、前記次コマ
ンドがデータチエインを指示している場合は、前
記データチエイン指示フリツプフロツプをセツト
して、データチエイン転送を開始するように構成
され、前記バイトカウント制御回路は、前記転送バイ
トカウントレジスタの値が前記演算器により減算
されて「０」になつたときに、前記先取りバイト
カウントレジスタ内に先取りバイトカウントが格
納されておらず、かつ前記データチエイン指示フ
リツプフロツプがセツトされている場合は、転送
を継続して前記転送バイトカウントレジスタの減
算を続け、前記先取りバイトカウントレジスタに
値が設定されたときに、前記転送バイトカウント
レジスタ内の値と、前記データチエイン指示フリ
ツプフロツプにより補数を作成して、その補数と
前記先取りバイトカウントレジスタ内の値とを前
記演算器により演算して前記転送バイトカウント
レジスタへ格納するように構成されたことを特徴とするデータ転送装置。