JPS6255691B2 - - Google Patents

Info

Publication number
JPS6255691B2
JPS6255691B2 JP9420178A JP9420178A JPS6255691B2 JP S6255691 B2 JPS6255691 B2 JP S6255691B2 JP 9420178 A JP9420178 A JP 9420178A JP 9420178 A JP9420178 A JP 9420178A JP S6255691 B2 JPS6255691 B2 JP S6255691B2
Authority
JP
Japan
Prior art keywords
data
scan area
pattern
block
expose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9420178A
Other languages
English (en)
Other versions
JPS5521155A (en
Inventor
Takeari Uema
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9420178A priority Critical patent/JPS5521155A/ja
Publication of JPS5521155A publication Critical patent/JPS5521155A/ja
Publication of JPS6255691B2 publication Critical patent/JPS6255691B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/302Controlling tubes by external information, e.g. programme control
    • H01J37/3023Programme control

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は、半導体装置製造時に必要とされるパ
ターン形成に適用する電子ビーム露光方法の改善
に関する。
一般に、電子ビーム露光装置のスキヤン・エリ
アが半導体チツプの1チツプ分或いは1チツプの
整数分の1になつていない場合が多々ある。
このような場合に於ける従来例について第1図
に依り説明する。
第1図A及びBは半導体チツプとスキヤン・エ
リアとの関係を表す説明図であり、Aは従来技術
を説明する為の図、また、Bは従来技術及び本発
明を説明する為の図である。
図に於いて、1,2,3……は半導体チツプ、
A1,A2,A3……はスキヤン・エリア、Lは半導
体チツプの辺の長さ、lはスキヤン・エリアの辺
の長さ、1′,2′,3′,4′はスキヤン・エリア
A9の区切られた部分、Pは露光を進行させる方
向をそれぞれ示している。
ここで、第1図Bを参照しつつ、例えばLが5
〔mm〕であるチツプ1,2,3……をlが2
〔mm〕であるスキヤン・エリアを有する装置で露
光しなければならないような例について説明す
る。
このような場合、4個のチツプ1,2,3,4
からなる正方形の領域はスキヤン・エリアの整数
倍(5倍)となるから、この正方形領域を5×5
=25回のステツプで露光することができる。
一方、ベクトル・スキヤン型の電子ビーム露光
装置の場合、各矩形のパターン・データは、各々
のスキヤン・エリアの内部に於ける始点位置座標
X1,Y1と大きさX2,Y2で記述されていて、その
ようなパターン・データは予め露光すべきチツプ
の設計パターン・データから各々のスキヤン・エ
リア毎にパターン・データを編集し、露光装置に
於ける所定のメモリに記憶される。
ところで、上記のように25回のステツプで4個
のチツプ1,2,3,4を露光することとした場
合、例えば第三ステツプ目はチツプ1の部分とチ
ツプ2の部分に跨がつて露光しなければならな
い。このようなスキヤン・エリアのパターン・デ
ータを編集する場合、スキヤン・エリアの右半分
の第2チツプのパターンは第1チツプの第1ステ
ツプ目の左半分のパターンに等しいので、そのパ
ターン・データを利用することが考えられるが、
スキヤン・エリアが半分ずれている為に各々の矩
形パターン・データをそのまま使用することはで
きず、始点位置座標を全てのパターンに対して1
〔mm〕加算しなくてはならない。つまり、パター
ンは第1チツプのそれと全く同等のものであるに
も拘わらずパターン・データとしての座標X1
Y1は全く異なつたものとなる。本来、各チツプ
は同じパターンであるから、そのパターン・デー
タも同じものを使用できて良い筈であるが、実際
には、第1図Bに見られるチツプ1〜4の露光を
行うには4チツプ分のパターン・データを準備し
なければならない。更にまた、チツプ寸法が不適
切(例えば5.3〔mm〕□等)である場合等ではウ
エハ全面に亙るパターン・データが必要となり、
そのデータ量は膨大なものとなり、実際には不可
能である。
そこで、従来は、ステツプの回数を増加させる
ことに依りパターン・データ量の増加を抑制する
ようにしている。即ち、例えば第1図Aに見られ
るように、各チツプの露光を3×3=9〔回/チ
ツプ〕のステツプで行い、チツプ1〜4の4チツ
プを露光するには9×4=36〔回〕のステツプで
行つている。この場合、露光装置に於ける所定の
メモリには1チツプ分のパターン・データを準備
すれば良い。然し、このようなステツプはステー
ジの移動で行うもので、しかも、露光系の著しい
高速比に比し、ステージ系の移動速度の向上には
限界が見られるので、ステツプ回数が増すことは
露光作業の高速化の面で好ましくない。
本発明は、ステツプ数を増すことなく、しか
も、少ないパターン・データ量でチツプ境界の半
端部分も適切な露光を行うことを可能にし、簡単
な装置で高速の露光作業ができるようにするもの
であり、以下これを詳細に説明する。尚、ここで
取り扱うパターンは理解を容易にする為、全て矩
形からなつているものとするが、任意のパターン
が含まれる場合には装置が複雑になるだけで基本
とするところは何等変わりなく、また、矩形パタ
ーンのデータは第2図に見られるように始点
X1,Y1と大きさX2,Y2で与えられるものとす
る。
第3図は本発明を実施する装置の一例を表す要
部ブロツク図である。尚、本図ではX方向に関す
るもののみが示され、Y方向に関するものは省略
されているが、これは、図示の装置と同様のもの
を用いれば良い。
図に於いて、11は中央処理装置(CPU)、1
2はアクセス回路、13は大容量バツフア・メモ
リ、14は始点X1用レジスタ、15は大きさX2
用レジスタ、16はシフト量XS用レジスタ、1
7は加算器、18はデータ下限Xnio用レジス
タ、19はデータ上限Xnax用レジスタ、20は
セクシヨナライザ、21はシフト・レジスタ、2
2はパターン・ジエネレータ(PG)、E・Bは電
子ビーム露光装置をそれぞれ示している。尚、以
下の説明に於いて、X1,X2,XS,Xnio,Xnax
に対して、Y方向でこれに相当するものをY1
Y2,YS,Ynio,Ynaxとする。
図示例に於いて、バツフア・メモリ13は1チ
ツプ分のデータを記憶しているもので、そのデー
タは、例えば第4図A〜Kに見られるように、九
つのブロツク31〜39に分割して格納してあ
る。各ブロツク31乃至39のデータはCPU1
1からの指令で任意に読み出される。ここで、第
4図A〜Kを参照しつつ1チツプ分のデータをブ
ロツクにして格納する場合について説明する。
第4図Aはチツプを両端からl毎に区切つて小
ブロツクS1〜S25に分割した状態を表し、また第
4図Bは小ブロツクS1〜S25を再結合してブロツ
ク31〜39を構成する様子を表している。
小ブロツクS1,S2,S3……は互いにオーバラツ
プしていないが、パターン・データをバツフア・
メモリへ格納する場合は、九つのスキヤン・エリ
アに対応する九つのブロツク31乃至39のデー
タが用意され、このブロツク31乃至39は互い
にオーバラツプする小ブロツクを含んでいて、そ
れが第4図Bではハツチングで指示されている。
第4図C乃至Kは第4図A並びにBに示した小
ブロツクS1,S2,S3……S25とブロツク31乃至
39との対応を示す。尚、ブロツク31乃至39
の左上隅の黒丸(●)は座標原点を表す。
前記説明から判るように、ブロツク31〜39
は黒丸で示した点を座標原点とした小ブロツクS1
〜S25を組み合わせたもののパターン・データか
らなつている。
また、セクシヨナライザ20は、パターン・デ
ータX1,X2で示されるパターンが所定のシフト
量XSだけシフトされたとき、シフトされたパタ
ーンが下限Xnio,上限Xnaxで設定されるエリア
の内に含まれるか否かを判断し、含まれる場合に
はそのパターンが含まれる部分のパターン・デー
タを当該スキヤン・エリアの隅を座標原点とする
パターン・データに変換する機能を有し、判断結
果(有効・無効)及び変換されたパターン・デー
タを出力する。
今、第5図に見られるように、(イ)〜(ホ)のパター
ンがあるものとし、これ等のパターンと、左端が
nio、右端がXnaxで区画されるl×lのスキヤ
ン・エリアSCとの位置関係を例に説明する。パ
ターンの始点位置座標をX1、大きさをX2とし、
シフト後の座標をX′=X1+XSとすると、各パタ
ーン(イ)〜(ホ)に対し、次のような動作を行う。即
ち、 (イ)について、 X′+X2<Xnio→データ無効 (ロ)について X′<Xnio〓X′+X2>Xnio →X1′=Xnio,X2′=X′+X2−Xnio (ハ)について X′>Xnio〓X′+X2<Xnax →X1′=X′,X2′=X2 (ニ)について X′<Xnax〓X′+X2>Xnax →X1′=X′,X2′=Xnax−X′ (ホ)について、 X′>Xnax→データ無効 である。
第6図はセクシヨナライザ20の具体的回路の
要部が表されている。
図に於いて、41〜45は演算回路、46〜4
9は符号判定回路、50〜54はゲート回路、5
5〜57はアンド(AND)回路、58,59は
ナンド(NAND)回路である。尚、,,…
…の記号はクロツクの番号であり、それ等クロツ
ク毎に処理が実行されている。
この回路は前記数式を実行してデータの有効、
無効、X1′,X2′を得るものであり、その動作に多
くの説明を要しないが、例えば、演算回路41に
レジスタ19からXnaxに関するデータが入力さ
れ、端子からX′=X1+XSに関するデータが入力
されると、そこで、Xnax−X′を実行し、その結
果の正負を符号判定回路46で判定してバイナリ
信号を得る。このバイナリ信号はアンド回路55
に於いて、X′+X2−Xnioの結果の正負を表すバ
イナリ信号とアンドを採つて、それに依りデータ
が有効、即ち“1”であるか、無効、即ち“0”
であるかを出力するものである。セクシヨナライ
ザ20の具体的構成としては、必要に応じ、通常
の技術的範囲で多くの改変を考えることができ
る。
さて、第3図の装置の動作を包括的に説明する
と次の通りである。
即ち、CPU11からの指令でバツフア・メモ
リ13に格納されているデータの或るブロツクが
アドレスされてそのパターンが読み出され、X1
とX2がそれぞれレジスタ14とレジスタ15に
入力される。これとは別に、CPU11はX1に関
するシフト量XSのデータをレジスタ16に送
り、レジスタ14からのX1とレジスタ16から
のXSは加算器17に於いて加算され、X′=X1
Sとなつてセクシヨナライザ20に入力され
る。レジスタ15からのX2はそのままセクシヨ
ナライザ20に入力される。また、CPU11は
下限Xnio並びに上限Xnaxのデータをレジスタ1
8,19を介してセクシヨナライザ20に送る。
セクシヨナライザ20は、前記のように、装置の
スキヤン・エリアに対応してデータを無効にした
り、一部を切り捨てたり、全部を採用する等の操
作を施してX1′,X2′のデータをシフト・レジスタ
21に送り、シフト・レジスタ21は、その有効
なデータPG22に入力し、PG22はパターン信
号をE・Bに送出して露光を行うようにしてい
る。
ここで、第1図Bで記号A1〜A9で指示してあ
る部分、即ち、スキヤン・エリアを露光する場合
について具体的に説明する。
さて、露光に先立ち、CPU11からXnio=0
〔mm〕、Ynio=0〔mm〕、Xnax=2〔mm〕、Ynax
2〔mm〕を各対応レジスタにセツトする。
スキヤン・エリアA1を露光する場合には、
CPU11からXS=0〔mm〕、YS=0〔mm〕を各
対応レジスタにセツトし、ブロツク31に関する
データをバツフア・メモリ13(第3図参照)か
らアクセスして露光する。
スキヤン・エリアA2を露光する場合には、XS
=−1〔mm〕、YS=0〔mm〕としてブロツク32
のデータをアクセスして露光する。
スキヤン・エリアA3を露光する場合には、XS
=−1〔mm〕、YS=0〔mm〕としてブロツク33
のデータをアクセスして露光し、次いで、XS
+1〔mm〕、YS=0〔mm〕としてブロツク31の
データをアクセスして露光する。
スキヤン・エリアA4を露光する場合には、XS
=0〔mm〕、YS=−1〔mm〕としてブロツク34
のデータをアクセスして露光する。
スキヤン・エリアA5を露光する場合には、XS
=−1〔mm〕、YS=−1〔mm〕としてブロツク3
5のデータをアクセスして露光する。
スキヤン・エリアA6を露光する場合には、XS
=−1〔mm〕、YS=−〔mm〕としてブロツク36
のデータをアクセスして露光し、次いで、XS
+1〔mm〕、YS=−1〔mm〕としてブロツク34
のデータをアクセスして露光する。
スキヤン・エリアA7を露光する場合には、XS
=0〔mm〕、YS=−1〔mm〕としてブロツク37
のデータをアクセスして露光し、次いで、XS
0〔mm〕、YS=+1〔mm〕としてブロツク31の
データをアクセスして露光する。
スキヤン・エリアA8を露光する場合には、XS
=−1〔mm〕、YS=−1〔mm〕としてブロツク3
8のデータをアクセスして露光し、次いで、XS
=−1〔mm〕、YS=+1〔mm〕としてブロツク3
2に関するデータをアクセスして露光する。
スキヤン・エリアA9を露光する場合には、XS
=−1〔mm〕,YS=−1〔mm〕としてブロツク3
9に関するデータをアクセスして露光する。これ
に依り、スキヤン・エリアの左上の部分、即ち、
部分1′が露光されたことになる。次いで、XS
+1〔mm〕、YS=−1〔mm〕としてブロツク37
のデータをアクセスして露光すると部分2′が露
光される。この後、XS=+1〔mm〕を維持した
ままでYS=+1〔mm〕を設定し、ブロツク31
のデータをアクセスして露光すると部分4′が露
光される。更に、XS=−1〔mm〕、YS=+1
〔mm〕としてブロツク33のデータをアクセスし
て露光すると部分3′が露光される。
スキヤン・エリアA10を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク32
のデータをアクセスして露光する。
スキヤン・エリアA11を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク33
のデータをアクセスして露光する。
スキヤン・エリアA12を露光する場合には、X
S=+1〔mm〕、YS=+1〔mm〕としてブロツク
35のデータをアクセスして露光する。
スキヤン・エリアA13を露光する場合には、X
S=0〔mm〕、YS=−1〔mm〕としてブロツク3
6のデータをアクセスして露光する。
スキヤン・エリアA14を露光する場合には、X
S=0〔mm〕、YS=−1〔mm〕としてブロツク3
8のデータをアクセスして露光し、次いで、XS
=0〔mm〕、YS=+1〔mm〕としてブロツク32
に関するデータをアクセスして露光する。
スキヤン・エリアA15を露光する場合には、X
S=0〔mm〕、YS=−1〔mm〕としてブロツク3
9のデータをアクセスして露光し、次いで、XS
=0〔mm〕、YS=+1〔mm〕としてブロツク33
に関するデータをアクセスして露光する。
スキヤン・エリアA16を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク36
のデータをアクセスして露光する。
スキヤン・エリアA17を露光する場合には、X
S=−1〔mm〕、YS=0〔mm〕としてブロツク3
5のデータをアクセスして露光する。
スキヤン・エリアA18を露光する場合には、X
S=+1〔mm〕、YS=0〔mm〕としてブロツク3
6のデータをアクセスして露光し、次いで、XS
=+1〔mm〕、YS=0〔mm〕としてブロツク34
に関するデータをアクセスして露光する。
スキヤン・エリアA19を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク35
のデータをアクセスして露光する。
スキヤン・エリアA20を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク36
のデータをアクセスして露光する。
スキヤン・エリアA21を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク37
のデータをアクセスして露光する。
スキヤン・エリアA22を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク38
のデータをアクセスして露光する。
スキヤン・エリアA23を露光する場合には、X
S=+1〔mm〕、YS=0〔mm〕としてブロツク3
9のデータをアクセスして露光し、次いで、XS
=+1〔mm〕、YS=0〔mm〕としてブロツク37
に関するデータをアクセスして露光する。
スキヤン・エリアA24を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク38
のデータをアクセスして露光する。
スキヤン・エリアA25を露光する場合には、X
S=0〔mm〕、YS=0〔mm〕としてブロツク39
のデータをアクセスして露光する。
以上でスキヤン・エリア全体の露光が行われた
ことになり、そのステツプは25(回)であり、第
1図Aに関して説明したように、従来例の場合が
36〔回〕のステツプであるのと比較すると著しく
少なくなつている。
前記したところから明らかなように、本発明の
場合、Xnio,Xnax,Ynio,Ynaxの各値はスキヤ
ン・エリアの境界に整列する必要はなく、適宜に
選定することができる。
即ち、前記説明に於いては、Xnio=0〔mm〕、
nio=0〔mm〕、Xnax=2〔mm〕、Ynax=2
〔mm〕としたが、偏向器の偏向範囲に、例えば±
100〔μm〕程度の余裕があることを前提とすれ
ば、スキヤン・エリアA1を露光する場合、Xnio
=0〔mm〕、Ynio=0〔mm〕、Xnax=1.9〔mm〕、
nax=2.0〔mm〕と設定し、XS=0〔mm〕、YS
=0〔mm〕としてブロツク31に関するデータを
アクセスして露光することが可能であるが、この
際、ブロツク31に於けるS2の右端及びS7の右端
に幅が0.1〔mm〕、長さが2〔mm〕の帯状の領域が
露光されないことになる。然しながら、前記露光
の後、引き続いてXnio=0.1〔mm〕、Ynio=0
〔mm〕、Xnax=2.0〔mm〕、Ynax=2.0〔mm〕として
ブロツク32に関するデータをアクセスして露光
すると、この時、S2及びS7に於ける前記帯状の未
露光領域が露光される。
これは、ブロツク31〜39の各領域が互いに
重なり合うパターンを重複してもつているので、
アクセスして露光を行う場合、Xnio,Xnax,Yn
io,Ynaxで許容される幅を、偏向器の余裕が許す
範囲であれば、0.2〔mm〕から若干ずらすことが
可能である。但し、これは隣接するスキヤン・エ
リアで、同じ帯状の領域を重複して描画しないよ
うに管理されていることが必要である。
また、前記説明では、データ転送時間がステー
ジ移動時間に比較して無視できることを前提にし
ているが、それを無視できない場合であつても、
シフト・レジスタを2個用いて無駄な時間を少な
くしたり、前記説明した処理系を複数用意する等
して比較的容易に高速化を図ることができる。
以上の説明で判るように、本発明に依れば、パ
ターンの始点、大きさ、始点のシフト量、下限
値、上限値を与えられることに依り、電子ビーム
露光装置のスキヤン・エリアを基準にして、パタ
ーン・データの有効性、無効性を判定したり、パ
ターン・データの一部を切り捨てる処理を行うセ
クシヨナライザを備え、また、半導体チツプのパ
ターン・データをスキヤン・エリアに関連した適
宜のブロツクに分割して格納するバツフア・メモ
リを備え、そのバツフア・メモリからブロツク毎
にアクセスされたデータに前記セクシヨナライザ
に依る処理を加えて所望のパターン信号を得るよ
うにし、前記従来技術に於けるようなステージの
ステツプ回数増加を招来することなく高速の電子
ビーム露光を行うことが可能である。
【図面の簡単な説明】
第1図A及びBは半導体チツプとスキヤン・エ
リアの関係を示す説明図、第2図は矩形パターン
の説明図、第3図は本発明を実施する場合に用い
る装置の一例を示すブロツク図、第4図A乃至K
は1チツプ分のデータをブロツクにして格納する
ことを示す説明図、第5図はパターンとスキヤ
ン・エリアの関係を示す説明図、第6図はセクシ
ヨナライザの一例を示すブロツク図をそれぞれ表
している。 図に於いて、11はCPU、12はアクセス回
路、13はバツフア・メモリ、14〜16はレジ
スタ、17は加算器、18及び19はレジスタ、
20はセクシヨナライザ、21はシフト・レジス
タ、22はパルス・ジエネレータ、31〜39は
ブロツクをそれぞれ示している。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体チツプを複数の小ブロツクに分割し、
    所定数の小ブロツクを結合して構成したブロツク
    のパターン・データを各ブロツクを単位としてバ
    ツフア・メモリに格納し、電子ビーム露光装置の
    スキヤン・エリアをステツプ移動させる毎にバツ
    フア・メモリから当該ステツプ移動後のスキヤ
    ン・エリアに対応するブロツクのパターン・デー
    タをアクセスし、パターンの始点を表す値に当該
    スキヤン・エリアに対応するシフト量を加え、パ
    ターンの始点を表す値にシフト量を加えた値、パ
    ターンの大きさを表す値及びスキヤン・エリアの
    境界を表す下限値と上限値とからスキヤン・エリ
    アを基準としパターン・データの有効性・無効性
    の判定及び座標変換の処理を行い、その結果に基
    づいてパターン信号を発生させることを特徴とす
    る電子ビーム露光方法。
JP9420178A 1978-08-02 1978-08-02 Electronic beam exposing system Granted JPS5521155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9420178A JPS5521155A (en) 1978-08-02 1978-08-02 Electronic beam exposing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9420178A JPS5521155A (en) 1978-08-02 1978-08-02 Electronic beam exposing system

Publications (2)

Publication Number Publication Date
JPS5521155A JPS5521155A (en) 1980-02-15
JPS6255691B2 true JPS6255691B2 (ja) 1987-11-20

Family

ID=14103676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9420178A Granted JPS5521155A (en) 1978-08-02 1978-08-02 Electronic beam exposing system

Country Status (1)

Country Link
JP (1) JPS5521155A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165325A (ja) * 1982-03-26 1983-09-30 Jeol Ltd 電子線露光方法

Also Published As

Publication number Publication date
JPS5521155A (en) 1980-02-15

Similar Documents

Publication Publication Date Title
KR920003480B1 (ko) 패턴 데이타 처리 방법
EP0066882B1 (en) Electron beam exposure system
US4259724A (en) Device comprising a circuit for making a beam exposure system effectively draw a repetitive pattern
US4816692A (en) Pattern splicing system and method for scanning of electron beam system
JP3244270B2 (ja) 2個以上の集積回路を一つの集積回路へ併合する方法
JPS6255691B2 (ja)
JPH10256386A (ja) マスクパターンデータの作成方法
JP2854674B2 (ja) 図形パターン発生方法
JP3059599B2 (ja) 半導体集積回路の製造方法
JP2000138292A (ja) エンベディッドアレイを備えた半導体装置及びその製造方法並びに記録媒体
JP2610099B2 (ja) エッジ・データ処理装置
JP2828372B2 (ja) マスク用データ作成方法
JPH056338B2 (ja)
JP3181372B2 (ja) サイジング処理方法
CA1203644A (en) Automatically adjustable chip design method
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JPH023258A (ja) 半導体装置の製造方法
JP2714015B2 (ja) 論理回路合成装置
JP2924486B2 (ja) 集積回路の設計データの階層構造展開方法
JPH02171812A (ja) ウエイトステイト機能を持たないプロセッサの高速化回路
JP2778123B2 (ja) 露光方式
JPH04369248A (ja) 半導体集積回路の端子位置決定方法
JPH04191739A (ja) フォトマスク製造装置
JPH03189874A (ja) 図形処理装置
JPH03144768A (ja) プリント板cadシステム