JPH03189874A - 図形処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要１ 図形処理装置に係り、詳しくは設計パターンの図形デー
タからフォトマスク図形、直接描画図形等の描画データ
を作成する図形処理装置に関し、ＩＣマスクパターンの
規模に影響されることなく、描画データ作成を高速化す
ることができる図形処理装置を提供することを目的とし
、設計パターンを構成する少なくとも一部が重複する複
数のパターンの線分データで表現された図形データから
描画データを作成する図形処理装置において、前記設計
パターンを内包する領域を所定間隔で分割した各微小領
域に対応させて、前記設計パターンを構成する複数のパ
ターンの線分データを、それら線分データで囲まれた領
域内の微小領域とすることによりビット列データに変換
する線分データビット列変換手段と、前記設計パターン
を内包する領域の微小領域のビット数と同数の記憶セル
からなる記憶領域を備え、前記線分データビット列変換
手段による前記設計パターンを構成する全パターンの変
換結果をその記憶領域に記憶するビット列記憶手段と、
前記ビット列記憶手段に記憶されたビット列データを描
画データとして出力する出力手段とを備えて構成した。

［産業上の利用分野］ 本発明は図形処理装置に係り、詳しくは設計パターンの
図形データからフォトマスク図形、直接描画図形等の描
画データを作成する図形処理装置に関するものである。

半導体装置の製造において、電子ビーム露光装置でＩＣ
マスクパターンの描画を行う際、パターンエツジを鮮明
にするには多重露光を防止することが不可欠となる。こ
の多重露光を防止するには、ＣＡＤ装置等の図形作成装
置で作成された設計パターンを構成する複数のパターン
間の重なりを除去することが必要となる。

［従来の技術］ 従来、電子ビーム露光装置による描画のための描画デー
タ作成処理では、図形作成装置において二次元の座標値
で表される線分データで表現された複数のパターンに対
して、幾何学的な計算（図形論理演算）を実行し、複数
のパターン間の重なりを除去するようにしていた。

［発明が解決しようとする課題］ しかしながら、今日のＩＣの大規模化に伴い、ＩＣマス
クパターンの数が大幅に増加し、上記のような図形論理
演算によってパターン間の重なり除去を行っていると、
その計算に膨大な時間がかかるようになってきており、
描画データ作成処理を高速で行うことができないという
問題点がある本発明は上記問題点を解決するためになさ
れたものであって、その目的はＩＣマスクパターンの規
模に影響されることなく、描画データ作成を高速化する
ことができる図形処理装置を提供することにある。

［課題を解決するための手段１ 第１図に本発明の原理説明図を示す。

線分データビット列変換手段ｌは、設計パターンを内包
する領域を所定間隔で分割した各微小領域に対応させて
、前記設計パターンを構成する複数のパターンの線分デ
ータを、それら線分データで囲まれた領域内の微小領域
とすることによりビット列データに変換するものである
。

ビット列記憶手段２は、前記設計パターンを内包する領
域の微小領域のビット数と同数の記憶セルからなる記憶
領域を備え、前記線分データビット列変換手段１による
前記設計パターンを構成する全パターンの変換結果をそ
の記憶領域に記憶するものである。

そして、出力手段３は、前記ビット列記憶手段２に記憶
されたビット列データを描画データとして出力するもの
である。

［作用］ 線分データビット列変換手段１によって設計パターンを
構成する複数のパターンの線分データが、それら線分デ
ータで囲まれた領域内の微小領域で表現されるビット列
データに変換され、線分データビット列変換手段ｌによ
る前記設計パターンを構成する全パターンの変換結果が
ビット列記憶手段２の１つの記憶領域にビット列データ
として記憶される。これにより、設計パターンを構成す
る複数のパターン間の重なりが図形論理演算を行うこと
なく容易に除去され、ＩＣマスクパターンの規模に影響
されることなく、描画データ作成が高速化される。

［実施例］ 以下、本発明を具体化した一実施例を第２，３図に従っ
て説明する。

第２図は本発明を具体化した一実施例における図形処理
装置の概略構成図、第３図（ａ）〜（ｅ）は一実施例に
おける作用説明図である。

第２図に示すように、図形処理装置１０は線分データビ
ット列変換手段、出力手段としての中央処理装置（以下
、ＣＰＵという）１１、線分データビット列変換プログ
ラム及びビット列線分データ変換プログラムがそれぞれ
記憶されたＲＯＭ１２．１３、ＣＰＵＩＩによる処理結
果を記憶するＲＡＭよりなるビット列記憶メモリ１４等
により構成されている。ＣＰＵＩＩにはＩＣを構成する
各設計パターンの図形データを記憶したディスク装置１
５が接続されている。

各設計パターンは少なくとも一部が重複する複数のパタ
ーンで構成されたものと、１つのパターンのみからなる
ものとがあり、ディスク装置１５に記憶された各設計パ
ターンの図形データは、設計パターンが複数のパターン
で構成されている場合には各パターン毎の外形線分の端
点の二次元座標値で表される線分データで表現され、設
計パターンが１つのパターンのみで構成されている場合
にはそのパターンの線分データで表現されている。

即ち、第３図（ａ）に示すように設計パターンＰが複数
のパターンＰ１〜Ｐ３で構成されている場合、図形デー
タはパターンＰ１の端点Ａ−Ｄの座標値と、パターンＰ
２の端点Ｅ−Ｈの座標値と、パターンＰ３の端点Ｉ　−
Ｌの座標値とで表現される。

そして、ＣＰＵＩＩはディスク装置１５から１つの設計
パターンＰの図形データを読み込む毎に、その図形デー
タをＲＯＭ１２に記憶された線分データビット列変換プ
ログラムに基づいてビット列データに変換するようにな
っており、例えば第３図（ａ）に示す設計パターンＰを
読み込むと、その各パターンＰ１〜Ｐ３毎に線分データ
をビット列データに変換し、そのビット列データをビッ
ト列記憶メモリ１４に記憶させる。

即ち、まず、第３図（ａ）に示すようにＣＰＵＩＩは当
該設計パターンＰを内包する一点鎖線で示される領域Ｔ
を設定するとともに、同図（ｂ）に示すように同領域Ｔ
を描画図形作成のために所定間隔で配置されたグリッド
にてｍｘｎビットの微小領域Ｔｂに分割する。尚、本実
施例では９×１４ビツトに分割している。そして、ＣＰ
ＵＩ　ｌはパターンＰ１の線分データ（端点Ａ−Ｄの座
標値）を、領域Ｔにおいて端点Ａ−Ｄで囲まれた複数の
微小領域Ｔｂとすることによりビット列データとして変
換する。即ち、ＣＰＵＩＩはビット列記憶メモリ１４に
おいて、前記領域Ｔの微小領域Ｔｂのビット数と同数の
記憶セルを有する１つの記憶領域を割り当て、同記憶領
域において前記端点Ａ−Ｄで囲まれた各微小領域Ｔｂに
対応する記憶セルにのみｒｌ」を書き込むことによって
パターンＰ１のビット列データを記憶させる。

次に、ＣＰＵＩ　］は第３図（Ｃ）に示すように前記領
域ＴにおいてパターンＰ２の線分データ（端点Ｅ　−Ｈ
の座標値）を、領域Ｔにおいて端点Ｅ−Ｈで囲まれた複
数の微小領域Ｔｂとすることによりビット列データとし
て変換し、前記パターンＰ１のビット列データを記憶さ
せた記憶領域に対して前記端点Ｅ−Ｈで囲まれた各微小
領域Ｔｂに対応する記憶セルにのみ「ｌ」を書き込むこ
とによってパターンＰ２のビット列データを記憶させる
。

このとき、端点Ｈ近傍の６ビツト分の微小領域Ｔｂに対
応する記憶セルは前記パターンＰ１のビット列データに
よって既に「１」となっているため、その６ビツト分の
記憶セルを除いた記憶セルが新たに「ｌ」になる。

さらに、ＣＰＵＩＩは第３図（ｄ）に示すように前記領
域ＴにおいてパターンＰ３の線分データ（端点Ｉ−Ｌの
座標値）を、領域Ｔにおいて端点Ｉ〜して囲まれた複数
の微小領域Ｔｂとすることによりビット列データとして
変換し、前記パターンＰ１のビット列データを記憶させ
た記憶領域に対して前記端点Ｉ−Ｌで囲まれた各微小領
域Ｔｂに対応する記憶セルにのみ「ｌ」を書き込むこと
によってパターンＰ２のビット列データを記憶させる。

このとき、パターンＰ３はパターンＰ２に内包されてい
るため、そのビット列データは全て既に「１」となって
いる。

そして、ＣＰＵＩ　ｌは上記のようにして読み込んだ１
つの設計パターンＰの図形データについてビット列デー
タをビット列記憶メモリＩ４に記憶させると、そのビッ
ト列データをＲＯＭ１３に記憶されたビット列線分デー
タ変換プログラムに基づいて、第３図（ｅ）に示すよう
に端点Ａ、　Ｍ、　Ｅ。

Ｆ、　Ｇ、　Ｎ、　Ｃ，Ｄの座標値で表現される線分デ
ータに変換して露光データとしてディスク装置１６に記
憶させるようになっている。

このように、本実施例では設計パターンＰが少なくとも
一部が重複する複数のパターンＰ１〜Ｐ３で構成されて
いて、その図形データがパター：／ＰＩ（７）端点Ａ−
Ｄの座標値と、パターンＰ２の端点Ｅ−Ｈの座標値と、
パターンＰ３の端点Ｉ〜Ｌの座標値とで表現されている
場合、ＣＰＵ１１は各パターンＰＩ−Ｐ３の図形データ
をＲＯＭ１２に記憶された線分データビット列変換プロ
グラムに基づいてビット列データに変換し、ビット列記
憶メモリＩ４内の同一の記憶領域において各パターンＰ
１〜Ｐ３のビット列データを記憶させて重複部分を除去
した後、そのビット列データをＲＯＭ１３に記憶された
ビット列線分データ変換プログラムに基づいて端点Ａ、
Ｍ、Ｅ、Ｆ、Ｇ。

Ｎ、Ｃ，Ｄの座標値で表現される線分データに変換して
露光データとして出力するようにしたので、従来のよう
に図形論理演算によって大規模なＩＣマスクパターンの
パターン間の重なり除去を行うと膨大な時間がかかって
いたが、各設計パターンを構成する複数のパターン間の
重なり除去を非常に短時間で行うことができ、ＩＣマス
クパターンの規模に影響されることな（、描画データ作
成を高速化することができる。

尚、本実施例では設計パターンの図形データをビット列
データに変換して重複部分を除去した後、そのビット列
データを線分データに変換して描画データとして出力す
るようにしたが、重複部分を除去したビット列データを
そのまま描画データとして出力するようにしてもよい。

又、本実施例では線分データビット列変換プログラム及
びビット列線分データ変換プログラム等のソフトウェア
により設計パターンの重複部分除去を実現するようにし
たが、これらのソフトウェアと等価な機能を果たす電子
回路等のハードウェア構成により設計パターンの重複部
分除去を実現するようにしてもよい。

ｒ発明の効果］ 以上詳述したように、本発明によればＩＣマスクパター
ンの規模に影響されることなく、描画データ作成を高速
化することができる優れた効果がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を具体化した一実施例における図形処理
装置の概略構成図、 第３図（ａ）〜（ｅ）は一実施例における作用説明図で
ある。 ■は線分データビット列変換手段、 ２はビット列記憶手段、 ３は出力手段である。 図において、

Claims (1)

1. 【特許請求の範囲】 設計パターンを構成する少なくとも一部が重複する複数
   のパターンの線分データで表現された図形データから描
   画データを作成する図形処理装置において、 前記設計パターンを内包する領域を所定間隔で分割した
   各微小領域に対応させて、前記設計パターンを構成する
   複数のパターンの線分データを、それら線分データで囲
   まれた領域内の微小領域とすることによりビット列デー
   タに変換する線分データビット列変換手段（１）と、 前記設計パターンを内包する領域の微小領域のビット数
   と同数の記憶セルからなる記憶領域を備え、前記線分デ
   ータビット列変換手段（１）による前記設計パターンを
   構成する全パターンの変換結果をその記憶領域に記憶す
   るビット列記憶手段（２）と、 前記ビット列記憶手段（２）に記憶されたビット列デー
   タを描画データとして出力する出力手段（３）と を備えたことを特徴とする図形処理装置。