JPS6255573A - 電子回路ボ−ドの故障診断装置 - Google Patents
電子回路ボ−ドの故障診断装置Info
- Publication number
- JPS6255573A JPS6255573A JP60195425A JP19542585A JPS6255573A JP S6255573 A JPS6255573 A JP S6255573A JP 60195425 A JP60195425 A JP 60195425A JP 19542585 A JP19542585 A JP 19542585A JP S6255573 A JPS6255573 A JP S6255573A
- Authority
- JP
- Japan
- Prior art keywords
- board
- clock
- circuit
- section
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子回路ボードの故障診断に関し、特にダイ
ナミック回路を有する電子回路ボードの故障診断に関す
る。
ナミック回路を有する電子回路ボードの故障診断に関す
る。
従来、ダイナミック回路を有する電子回路ボードの故障
診断は、ロジックアナライザー利用による論理タイミン
グチェック、または、シダナチャー利用によるシグナチ
ャー解析を実施して行なっていた。
診断は、ロジックアナライザー利用による論理タイミン
グチェック、または、シダナチャー利用によるシグナチ
ャー解析を実施して行なっていた。
上述した従来のダイナミック回路を有する電子回路ボー
ドの故障診断は、ロジックアナライザーによるタイミン
グ解析を行なう場合、すぐれた技術者がいないと故障の
発見ができないか、多大の時間を必要とするという問題
点がある。
ドの故障診断は、ロジックアナライザーによるタイミン
グ解析を行なう場合、すぐれた技術者がいないと故障の
発見ができないか、多大の時間を必要とするという問題
点がある。
また、シダナチャー利用によるアナライザーを使用する
場合、一般に電子回路ボードから、スタート信号および
ストップ信号を必要とし、同一のテスト範囲を明確にす
るためのスタート・ストップ信号を決めることのできな
い電子回路ボードについては試験できな込という問題点
がある。
場合、一般に電子回路ボードから、スタート信号および
ストップ信号を必要とし、同一のテスト範囲を明確にす
るためのスタート・ストップ信号を決めることのできな
い電子回路ボードについては試験できな込という問題点
がある。
本発明は上記問題点を解決したものであシ、汎用試験機
または実機とのインターフェース部と、正常に動作する
第１のボードを挿入するための第１のコネクタと故障診
断したい第２のボードを挿入するための第２のコネクタ
とを有するインターフェース部と、および前記第１及び
第２のボードから信号を受けとる信号抽出部と、抽出し
た信号を比較する信号比較回路と、前記第１のボードか
らクロックを受けとるクロック受信部と、前記クロック
を利用して比較結果をラッチするための内部クロックを
作成するクロック作成回路と、前記比較結果をラッチす
る比較結果ラッチ回路と、該比較結果ラッチ回路の出力
を表示する表示部とを有する構成としてなるものである
。
または実機とのインターフェース部と、正常に動作する
第１のボードを挿入するための第１のコネクタと故障診
断したい第２のボードを挿入するための第２のコネクタ
とを有するインターフェース部と、および前記第１及び
第２のボードから信号を受けとる信号抽出部と、抽出し
た信号を比較する信号比較回路と、前記第１のボードか
らクロックを受けとるクロック受信部と、前記クロック
を利用して比較結果をラッチするための内部クロックを
作成するクロック作成回路と、前記比較結果をラッチす
る比較結果ラッチ回路と、該比較結果ラッチ回路の出力
を表示する表示部とを有する構成としてなるものである
。
〔実施例〕
次に、その実施例を第１図、第２図と共に説明する。
第１図は本発明に係る電子回路ボードの故障診断装置の
インターフェース部の斜視図、第２図は上記装置のブロ
ック図である。
インターフェース部の斜視図、第２図は上記装置のブロ
ック図である。
第１図中、ダイナミック回路を有する不良品ボードの故
障診断を行なう場合、汎用試験機または実機とのインタ
ーフェース部４と第２のボードとしての不良品ボード５
及び第１のボードとしての良品ボード６との接続を内部
布線相部３で行なう。
障診断を行なう場合、汎用試験機または実機とのインタ
ーフェース部４と第２のボードとしての不良品ボード５
及び第１のボードとしての良品ボード６との接続を内部
布線相部３で行なう。
接続に関して、不良品ボード挿入コネクタ１は、入力信
号線のみの接続を、父良品ボード挿入コネクタ２は、入
出力信号線の接続を夫々行なう。
号線のみの接続を、父良品ボード挿入コネクタ２は、入
出力信号線の接続を夫々行なう。
その組付については、不良品ボード５を不良品ボード挿
入コネクタ１へ挿入し、父良品ボード６を良品ボード挿
入コネクタ２へ挿入し、更にクロック受信部８（第２図
参照）を良品ボード６のクロックへ接続する。汎用試験
機または、実機を動作させて、不良品ボード５．良品ボ
ード６を動作状態に維持しておき、一対の信号抽出部７
（第２図参照）をそれぞれ両ボード５．６の同じ部分に
あてる。
入コネクタ１へ挿入し、父良品ボード６を良品ボード挿
入コネクタ２へ挿入し、更にクロック受信部８（第２図
参照）を良品ボード６のクロックへ接続する。汎用試験
機または、実機を動作させて、不良品ボード５．良品ボ
ード６を動作状態に維持しておき、一対の信号抽出部７
（第２図参照）をそれぞれ両ボード５．６の同じ部分に
あてる。
第２図中、クロック受信部８からのクロックは、クロッ
ク作成回路１０によシ内部クロックに変換され、内部ク
ロック線１３を経て、比較結果ラッチ回路１４に送られ
る。
ク作成回路１０によシ内部クロックに変換され、内部ク
ロック線１３を経て、比較結果ラッチ回路１４に送られ
る。
又各信号抽出部７から入力された信号は、信号比較回路
９に送出され、原信号を逐次比較する。
９に送出され、原信号を逐次比較する。
そして、一致・不一致の結果は、比較回路出力線１２を
経て、比較結果ラッチ回路１４へ送られ、クロック作成
回路１０で作成された内部クロックによりラッチされる
。信号の一致・不一致結果は、更に比較結果出力線１５
を通して出力表示部１６で表示される。
経て、比較結果ラッチ回路１４へ送られ、クロック作成
回路１０で作成された内部クロックによりラッチされる
。信号の一致・不一致結果は、更に比較結果出力線１５
を通して出力表示部１６で表示される。
ま九、信号抽出部７からの信号線１１を経て入力された
良品・不良品の信号は、出力表示部１６へ送出され、信
号の変化を表示する。
良品・不良品の信号は、出力表示部１６へ送出され、信
号の変化を表示する。
以上のような形式で不良品ボード５と良品ボード６の同
じ部分をあたシ、不一致部分を調べていくことにより、
不良箇所を検出するものである。
じ部分をあたシ、不一致部分を調べていくことにより、
不良箇所を検出するものである。
以上説明したように、本発明は、ダイナミック回路を有
する不良品ボードの故障診断を行なう場合、すぐれた技
術者でなくても容易に診断を行なうことができ、また被
試験ボードのテスト範囲の同一化を明確にする必要もな
く、原信号を同一人力に対して比較し、故障診断を行な
うことができるという効果がある。
する不良品ボードの故障診断を行なう場合、すぐれた技
術者でなくても容易に診断を行なうことができ、また被
試験ボードのテスト範囲の同一化を明確にする必要もな
く、原信号を同一人力に対して比較し、故障診断を行な
うことができるという効果がある。
第１図は本発明に係る電子回路ボードの故障診断装置の
インターフェース部の斜視図、第２図は上記装置のブロ
ック図である。 １・・・不良品ボード挿入コネクタ ２・・・良品ボード挿入コネクタ ３・・・内部布線笛部
インターフェース部の斜視図、第２図は上記装置のブロ
ック図である。 １・・・不良品ボード挿入コネクタ ２・・・良品ボード挿入コネクタ ３・・・内部布線笛部
Claims (1)
- 汎用試験機または実機とのインターフェース部と、正常
に動作する第１のボードを挿入するための第１のコネク
タと故障診断したい第２のボードを挿入するための第２
のコネクタとを有するインターフェース部と、および前
記第１及び第２のボードから信号を受けとる信号抽出部
と、抽出した信号を比較する信号比較回路と、前記第１
のボードからクロックを受けとるクロック受信部と、前
記クロックを利用して比較結果をラッチするための内部
クロックを作成するクロック作成回路と、前記比較結果
をラッチする比較結果ラッチ回路と、該比較結果ラッチ
回路の出力を表示する表示部とを有する構成としてなる
電子回路ボードの故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195425A JPS6255573A (ja) | 1985-09-04 | 1985-09-04 | 電子回路ボ−ドの故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195425A JPS6255573A (ja) | 1985-09-04 | 1985-09-04 | 電子回路ボ−ドの故障診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6255573A true JPS6255573A (ja) | 1987-03-11 |
Family
ID=16340857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60195425A Pending JPS6255573A (ja) | 1985-09-04 | 1985-09-04 | 電子回路ボ−ドの故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6255573A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009040637A (ja) * | 2007-08-09 | 2009-02-26 | Denso Corp | 炭化珪素単結晶の製造方法および製造装置 |
-
1985
- 1985-09-04 JP JP60195425A patent/JPS6255573A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009040637A (ja) * | 2007-08-09 | 2009-02-26 | Denso Corp | 炭化珪素単結晶の製造方法および製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331274A (en) | Method and apparatus for testing edge connector inputs and outputs for circuit boards employing boundary scan | |
| US5487074A (en) | Boundary scan testing using clocked signal | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| JPH06249919A (ja) | 半導体集積回路装置の端子間接続試験方法 | |
| JPS6255573A (ja) | 電子回路ボ−ドの故障診断装置 | |
| US3740645A (en) | Circuit testing by comparison with a standard circuit | |
| JPS61176868A (ja) | ワイヤ−ハ−ネス検査装置 | |
| JPS58176560A (ja) | Ｌｓｉ試験器のスキユ−検査方法 | |
| JPH0334705Y2 (ja) | ||
| JP2624377B2 (ja) | バーンイン装置 | |
| JP3066072U (ja) | 半導体試験装置 | |
| JPH04296956A (ja) | ケーブル断線検出装置 | |
| JPH06186302A (ja) | 半導体装置 | |
| JPH09127199A (ja) | 論理回路及びその試験方法 | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JPH01291176A (ja) | 不良電子回路切り分け方法 | |
| JP2964746B2 (ja) | プリント板回路の自動検証処理方法 | |
| JPS61105474A (ja) | 半導体装置試験用ボ−ドの検査装置 | |
| JPH0249576Y2 (ja) | ||
| Herz | Tutorial: Diagnostics for High-Speed Video Circuitry: Application to a Digital Videotape Recorder | |
| JPH0278980A (ja) | 半導体集積回路、塔載基板および検査方法 | |
| JP2001208805A (ja) | 半導体測定装置 | |
| JPH01212373A (ja) | Ｌｓｉ搭載プリント配線板の検査法 | |
| JPH06259493A (ja) | 配線検査方法 | |
| JPH1194895A (ja) | Ｐｃｉバスショートチェッカーおよびチェック方法 |