JPS6254243B2 - - Google Patents

Info

Publication number
JPS6254243B2
JPS6254243B2 JP56036418A JP3641881A JPS6254243B2 JP S6254243 B2 JPS6254243 B2 JP S6254243B2 JP 56036418 A JP56036418 A JP 56036418A JP 3641881 A JP3641881 A JP 3641881A JP S6254243 B2 JPS6254243 B2 JP S6254243B2
Authority
JP
Japan
Prior art keywords
current
circuit
resistor
terminal
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56036418A
Other languages
English (en)
Other versions
JPS56143710A (en
Inventor
Senperu Adorianusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS56143710A publication Critical patent/JPS56143710A/ja
Publication of JPS6254243B2 publication Critical patent/JPS6254243B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は、第１端子および共通端子間に接続さ
れ、少くとも第１抵抗と直列の第１半導体の主電
流通路を有する第１電流回路と、第２端子および
前記の共通端子間に接続され、少くとも第２抵抗
および第２半導体の主電流通路を有する第２電流
回路とを具える電流源回路であつて、前記の２つ
の半導体をそれらの駆動に対して並列に接続して
成る電流源回路に関するものである。
このような電流源回路は特に1971年６月21日に
発行された雑誌“Electronic Products
Magazine”の第43〜45頁に記載されており、電
流ミラー回路として知られており、しばしば集積
回路に用いられている。この電流ミラー回路とし
ては、第１半導体をダイオードとするか或いはダ
イオードとして接続したトランジスタとし、第２
半導体を上記のダイオードの両端間電圧によつて
駆動されるトランジスタとしたものや、双方の半
導体をトランジスタとし、これらトランジスタの
ベース電極或いはゲート電極を相互接続し、これ
らの電極を第１端子から駆動するようにしたもの
や、第１半導体をトランジスタとし、第２半導体
をダイオードとするか或いはダイオードとして接
続したトランジスタとし、このダイオードを第３
トランジスタのエミツタ或いはソース回路内に設
け、この第３トランジスタのベース電極或いはゲ
ート電極を第１端子に接続したもの等種々の回路
が知られている。電流ミラー作動は２つの半導体
の相対的寸法に依存し、この寸法に応じて２つの
抵抗の抵抗値の比を定める。これらの抵抗は、電
流ミラー回路の精度を高める為にしばしば用いら
れており、これらの抵抗による追加の効果は電流
ミラー回路の雑音への影響、すなわち雑音の発生
を減少せしめることである。
第１および第２半導体接合を構成する双方のト
ランジスタの制御電極と第１端子との間の正帰還
により電流ミラー回路が得られ、前記の制御電極
を一定の電圧或いは制御電圧で駆動することによ
り電流源が得られる。
特に電界効果トランジスタを用いると、電流源
回路の雑音への影響がしばしば比較的高くなる。
本発明の目的は、雑音への影響を減少せしめた
前述した種類の電流源回路を提供せんとするにあ
る。
本発明は、第１端子および共通端子間に接続さ
れ、少くとも第１抵抗と直列の第１半導体の主電
流通路を有する第１電流回路と、第２端子および
前記の共通端子間に接続され、少くとも第２抵抗
および第２半導体の主電流通路を有する第２電流
回路とを具える電流源回路であつて、前記の２つ
の半導体をそれらの駆動に対して並列に接続して
成る電流源回路において、前記の共通端子側とは
反対側の前記の第１および第２抵抗の端部間に設
けた差動入力端子と、前記の第２電流回路に結合
した出力端子とを具える能動負帰還回路を設け、
該能動負帰還回路により前記の第１抵抗の端子間
電圧に対する前記の第２抵抗の端子間電圧の変動
を防止するような負帰還を行なうようにしたこと
を特徴とする。
本発明は、電流ミラー回路の場合には電流ミラ
ー回路の外部からの電流が第１抵抗を流れる為、
この第１抵抗に固有の雑音への影響しかこの第１
抵抗に現われず、従つてこの第１抵抗を、出力電
流回路を構成する第２電流回路に対する低雑音基
準として用いることができるという認識を基に成
したものである。負帰還が最適に行なわれる場合
には、出力電流には第１抵抗に固有の雑音への影
響しか現われず、２つの半導体や第２抵抗の雑音
への影響は除去される。本発明によれば、電流ミ
ラー回路の入力インピーダンスを増大させること
なくその出力インピーダンスが増大し、伝達精度
が増大し、この精度は可成りの程度２つの抵抗の
比の精度によつて決まるという重要な追加の効果
が得られる。
電流源の場合には、本発明による手段は、第１
および第２電流回路の雑音への影響が著るしく相
関づけられ、その結果雑音が減少されるというこ
とを意味する。
本発明による電流源回路の一実施例において
は、前記の能動負帰還回路が、前記の第２抵抗の
抵抗値の逆数にほぼ等しい相互コンダクタンスを
有する相互コンダクタンス増幅器を具え、該増幅
器により第１および第２抵抗の端子間電圧間の差
電圧を変換し、前記の相互コンダクタンスにより
決定された電流を前記の負帰還が得られるような
極性で前記の第２電流回路内に注入するようにす
ることができる。
上記の実施例を対称構造とする為には、前記の
能動負帰還回路が第１および第２抵抗の端子間電
圧間の差電圧を変換する相互コンダクタンス増幅
器を具え、該増幅器が、前記の第２抵抗の抵抗値
の２倍の逆数にほぼ等しいもこの逆数よりも小さ
な相互コンダクタンスと、該相互コンダクタンス
により決定された電流を前記の第２電流回路内に
注入するとともにこの電流に対し逆相であつて前
記の負帰還が得られるような極性を有する電流を
前記の第１電流回路内に注入する為の差動出力端
子とを具えるようにすることができる。
上記の対称構造の実施例において１に等しくな
い電流比を得る場合には、第１抵抗の抵抗値を第
２抵抗の抵抗値のｎ倍とし、第１および第２半導
体をこれら抵抗の抵抗値の比に応じて構成するこ
とにより、第２電流回路における電流と第１電流
回路における電流との比をｎ：１としうるように
し、相互コンダクタンス増幅器を、第１電流回路
に注入される電流が第２電流回路に注入される電
流の値の1/n倍に等しい値を有するように構成す
ることができる。
上記対称構造の実施例においては、電流源回路
の第１および第２電流回路の駆動に対し、電流注
入を第１半導体と第１抵抗との間の接続点と、第
２半導体と第２抵抗との間の接続点とで行なうよ
うにすることができる。
前記の第１および第２半導体を第１および第２
絶縁ゲート電界効果トランジスタとし、これら電
界効果トランジスタのゲート電極を相互接続し、
これら電界効果トランジスタの各々がソース端子
とゲート端子との間で絶縁ゲート電極の下側に半
導体基板を有し、該半導体基板内に前記のゲート
電極の駆動により導電チヤネルが形成されるよう
にし、前記の基板に端子を設け、追加の素子を用
いることなく構成しうるようにした本発明による
電流ミラー回路の特に有利な実施例においては、
前記の第１電界効果トランジスタの前記の基板端
子を前記の第２電界効果トランジスタのソース電
極に接続することにより能動負帰還回路を形成す
る。
この特に有利な実施例を対称構造にするには、
前記の第２電界効果トランジスタの前記の基板端
子を前記の第１電界効果トランジスタのソース電
極に接続する。
図面につき本発明を説明する。
第１図は本発明による電流ミラー回路の一例を
示す。この電流ミラー回路は第１のｎチヤネルト
ランジスタT1と第２のｎチヤネルトランジスタ
T2とを具える。トランジスタT1のドレイン電極
は正帰還通路、本例の場合相互接続線を経てこの
トランジスタT1のゲート電極に接続するととも
に電流ミラー回路の入力端子８に接続する。トラ
ンジスタT1のソース電極は抵抗１を経て共通端
子１０に接続する。トランジスタT2のゲート電
極はトランジスタT1のゲート電極に接続し、ト
ランジスタT2のドレイン電極は電流ミラー回路
の出力端子９に接続し、トランジスタT2のソー
ス電極は抵抗２を介して共通端子１０に接続す
る。
本例におけるトランジスタT1およびT2と抵抗
１および２との組合せは簡単化した電流ミラー回
路に対するものであり、多くの変形を施こすこと
ができる。入力端子８に供給される電流Ｉは出力
端子９にいわゆる“反射”され、この出力端子に
おいて入力電流Ｉに対して一定の、例えば１の比
にある電流I1として現われる。抵抗１はそれに固
有の熱雑音は別として雑音に対して何等影響を与
えない。その理由は、この抵抗には外部的に決定
された入力電流Ｉが流れる為である。他の雑音源
は雑音電圧e1を有するトランジスタT1と、雑音
電圧e2を有するトランジスタT2と、雑音電圧e3を
有する抵抗２である。相関関係のないこれらの雑
音電圧は出力電流I1に雑音成分ΔＩを生ぜしめ
る。この雑音成分は相関関係のない上記の雑音源
と抵抗２の抵抗値Ｒとによつて決まり、I1＝I1＋
ΔＩとなる。ここにI1＝nIは“反射された”入力
電流Ｉを示し、ΔＩは、トランジスタT1および
T2の幾何学的な比が、抵抗比R2／R1によつて決
まる係数ｎからずれる結果としての前記の係数ｎ
からの偏差を表わす成分を含んでいる。
入力電流Ｉ内に含まれている雑音や抵抗１に固
有の雑音による雑音電圧は別として、雑音電圧は
存在しない為、上記の抵抗を本発明が基づく認識
により雑音補償の為の基準として用いることがで
きる。この目的の為に、出力電流I1内に存在する
雑音成分ΔＩによつて生じる電圧を含む抵抗２の
端子間電圧を抵抗１の端子間電圧と比較する。第
１図の例においてはこの比較を相互コンダクタン
ス増幅器３で行なう。この増幅器は入力差電圧と
して雑音電圧−ＲΔＩを受け、その出力端子６に
電流I2＝−GRΔＩを生じる。ここにＧはこの増
幅器の相互コンダクタンスである。従つて電流I1
に増幅器３の出力電流I2が加わつて成る電流I0は I0＝I1＋I2＝−GRΔＩ＋I1＋ΔＩ となる。従つて全出力電流I0はGR＝１すなわち
Ｇ＝１／Ｒの場合に内部雑音に対して補償され、理想 的な場合には抵抗１の熱雑音と入力電流Ｉに含ま
れている雑音のみを含むようになる。このことは
電流ミラー比ｎ＝１１／Ｉにかかわらずそのまま適用し うる。その理由は、抵抗２の抵抗値Ｒのみが相互
コンダクタンスＧに対する条件の一部に影響を与
えるだけである為である。
本発明による手段を用いたことによつて得られ
る追加の重要な効果は、電流ミラー回路の出力イ
ンピーダンスを増大させるということである。実
際には、出力端子９における電圧による電流I1に
対する影響は増幅器３を経る負帰還により阻止さ
れる。増幅器３は電流ミラー回路の入力インピー
ダンスに影響を及ぼさない。
電流I2はトランジスタT2のソース電極に注入す
ることもできる。
第１図による電流ミラー回路においては、本発
明による補償を出力回路で行なうが、この補償を
第２図につき説明するように対称的に行なうこと
もできる。
第２図は、トランジスタT1およびT2と抵抗１
および２とを具える第１図による電流ミラー回路
を示す。この電流ミラー回路には、更に第１図の
増幅器に対応するも出力端子６をトランジスタ
T2のソース電極に接続した相互コンダクタンス
増幅器３を設ける。この相互コンダクタンス増幅
器３には更に出力端子７を設け、この出力端子７
には出力端子６における電流I2の極性とは逆の極
性の電流I2を生ぜしめ、この出力端子７をトラン
ジスタT1のソース電極に接続する。
入力電流ＩがトランジスタT1および抵抗１を
流れると、この電流はトランジスタT2および抵
抗２に“反射”され、雑音成分ΔＩがこれに加わ
る。更に増幅器３が電流I2を抵抗１に供給し、電
流−I2を抵抗２に供給する為、増幅器３の入力差
電圧ΔＶは ΔＶ＝Ｒ（Ｉ＋I2）−Ｒ（Ｉ−I2＋ΔＩ） ＝2RI2−ＲΔＩ となる。ここにＲは抵抗１および２の抵抗値であ
る。増幅器３に対しI2＝ＧΔＶである場合には、
上記の式ΔＶは ΔＶ＝2RGΔＶ−ＲΔＩ となり、この式から明らかなように、雑音成分Δ
ＩはＧ＝１／２Ｒに対し零となる。
第２図の例においても、本発明による手段によ
り電流ミラー回路の出力インピーダンスが増大す
るという重要な追加の効果が得られる。本例の場
合、トランジスタT1およびT2のソース電極が増
幅器３を経て交差結合されており、従つてループ
利得が１よりも大きくなる場合には不安定状態
（フリツプ・フロツプ状態）となるという欠点が
ある。しかし、信号伝達比I0／Ｉは維持される。
しかしトランジスタT1およびT2と増幅器３との
ループにおけるループ利得が１よりも大きい場合
には雑音が増大する。この理由の為に、条件Ｇ＝
１／２Ｒが最適に満足されえない。この場合の条件は Ｇ１／２Ｒとなる。
或いはまた、電流I2を入力端子８および出力端
子９に注入することもできる。
第２図による電流ミラー回路の場合、第１図に
よる電流ミラー回路と同様に利得或いは減衰率を
I0＝nI（ｎ≠１）となるように選択することがで
きる。この目的の為には、抵抗１および２の抵抗
値を比１：１／ｎとし、トランジスタT1のチヤネル幅 （W1）と長さ（L1）との比（Ｗ１／Ｌ１）対トランジス
タ T2の幅（W2）と長さ（L2）との比（Ｗ２／Ｌ２）の比を （Ｗ１／Ｌ１）：（Ｗ２／Ｌ２）＝１：ｎ とする必要がある。上述した式を用いれば、相互
コンダクタンス増幅器３の出力端子６に現われる
電流を出力端子７における電流のｎ倍に、すなわ
ちnI2に等しくした場合にＧ＝１／２Ｒであれば、増幅 器３に対し補償が行なわれるようになる。
第３図は相互コンダクタンス増幅器３の一例を
示す。この増幅器３はｐチヤネルトランジスタ
T3とｐチヤネルトランジスタT4とを具え、これ
らのソース電極を電流Ｉtの零入力電流源１３に
接続する。トランジスタT3およびT4のゲート電
極は増幅器３の入力端子４および５をそれぞれ構
成し、トランジスタT3およびT4のドレイン電極
は増幅器３の出力端子６および７をそれぞれ構成
する。この場合相互コンダクタンスＧは Ｇ＝√２0 となる。ここにβ／２はトランジスタT3およびT4の チヤネルの幅対長さの比Ｗ／Ｌに比例するこれらトラ ンジスタの勾配（特性曲線上の）である。
第２図につき説明した例におけるようにｎに等
しい電流ミラー比（増幅率）の場合には、増幅器
３は出力端子６における電流が出力端子７におけ
る電流のｎ倍となるように構成する必要があり、
このことは、トランジスタT3のチヤネルの幅対
長さの比（Ｗ３／Ｌ３）をトランジスタT4の幅対長さの 比（Ｗ４／Ｌ４）のｎ倍に選択し、これらトランジスタ を流れる零入力電流やこれらトランジスタの勾配
βがｎ：１の比となり、また出力端子６および７
に対する増幅率がｎ：１の比となるようにするこ
とにより達成せしめることができる。
本発明による手段によれば、相互コンダクタン
ス増幅器３の雑音への影響が本発明による手段を
講じない従来の電流ミラー回路よりも著るしく小
さくなるという優れた効果が得られる。第３図の
相互コンダクタンス増幅器の場合、零入力電流Ｉ
tの実際値を可能な限り最小に選択することによ
り雑音への影響すなわち雑音の増大を最小にする
ことができる。所望の相互コンダクタンスＧ＝
１／２Ｒを得る為には、トランジスタのチヤネルの幅 対長さの比Ｗ／Ｌを適切に選択する必要がある。
第４ａ図は本発明による電流ミラー回路の極め
て好適な実施例を示す。本例の電流ミラー回路も
トランジスタT1およびT2と抵抗１および２とを
有する。しかし、チヤネルに対し絶縁ゲート電極
側とは反対側に位置し、チヤネルとソースおよび
ドレイン電極と相俟つて接合形電界効果トランジ
スタを構成するトランジスタT1およびT2の背面
（バツク）ゲートを端子１１および１２を経て他
方のトランジスタT2およびT1のソース電極にそ
れぞれ接続する。第４ｂ図は第４ａ図の回路の等
価回路を示す。駆動背面ゲート１１および１２の
効果は、２チヤネル接合形電界効果トランジスタ
T11およびT12をトランジスタT1およびT2とそれ
ぞれ並列に接続することにより得られる。この場
合、接合形電界効果トランジスタT11およびT12
は増幅器３とみなすことができる。
入力端子８を通る電流Ｉは完全に抵抗１を流
れ、従つて電流Ｉに存在する雑音を無視すれば抵
抗１の端子間電圧には雑音が無い。従つて背面ゲ
ートで駆動すると、抵抗２の端子間電圧が、低雑
音電圧である抵抗１の端子間電圧に一層近づいて
追従するようにトランジスタT2が駆動され、従
つて本例の場合も本発明による手段を講じない電
流ミラー回路に比べて雑音が減少され、出力イン
ピーダンスが増大するようになる。この場合の数
学的な式は、増幅器３（接合形電界効果トランジ
スタT11およびT12）と電流ミラートランジスタT1
およびT2とが組合わされている為に簡単でな
く、従つてその説明は省略する。この場合の作動
は次の通りである。抵抗２を流れる電流の増大に
より基板トランジスタT11の駆動を高め、従つて
トランジスタT1のゲート電極における電圧、従
つてトランジスタT2のゲート電極における電圧
を減少させる為、この電流の増大はトランジスタ
T2の駆動によつて阻止される。この制御効果は
高まる。その理由は、基板トランジスタT12はそ
のゲート電極において抵抗１を経て一定電圧を受
け、そのソース電極において抵抗２の端子間電圧
の初期の増大の結果として増大する電圧を受け、
従つて前記の基板トランジスタT12の導通程度も
減少する為である。
第４図の回路は、基板トランジスタT12のゲー
ト電極が一定の電圧を受ける場合に雑音減少の機
能も果たす。しかし、この場合入力電流が変化す
ると電流ミラー作動を劣化させる。しかし、２つ
の基板端子をトランジスタT2のソース電極に接
続することができ、この場合には補償が得られ
る。その理由は、抵抗２の端子間電圧が変化する
ことによりトランジスタT1の背面ゲートにおけ
る電圧の位相を変え、従つてトランジスタT1の
絶縁ゲート電極における電圧、従つてトランジス
タT2の絶縁ゲート電極における電圧を上記の位
相とは逆の位相で変え、従つて抵抗１の端子間電
圧に対する抵抗２の端子間電圧の変化が防止され
る為である。或いはまた２つの基板端子をトラン
ジスタT1のソース電極に接続することもでき
る。この場合には、トランジスタT12のソース電
極が抵抗１の端子間電圧に対する抵抗２の端子間
電圧の変化によつてトランジスタT12のゲート電
極に対して駆動される。
第４図の例やこれに関連する種々の変形例にお
いては、電流ミラー係数ｎを１とは異なる値にす
ることもできる。この場合第２および３図につき
説明した増幅器３を自動的に適合させることがで
きる。その理由は、トランジスタT1およびT2の
チヤネル寸法が相対的に変化する場合には、この
変化に応じて基板トランジスタT12およびT12の
寸法が変化する為である。
第１〜４図に示す例においては本発明による手
段を電流ミラー回路に適用した。この場合出力回
路における雑音が減少する。その理由は、本発明
による手段によれば、この手段を用いない場合よ
りも可成り出力電流I0が入力電流Ｉに等しくなる
か或いは比例する為である。本発明による手段を
並列トランジスタT1およびT2を有する電流源回
路に適用する場合、すなわちトランジスタT1の
ドレイン電極およびゲート電極間の正帰還を遮断
し、トランジスタT1およびT2の共通ゲート接続
部にバイアス電圧を供給する場合には、本発明に
よる手段により接続点８および９における２つの
出力電流が互いに極めて等しくなるか或いは比例
するようになる。このことはトランジスタT1お
よびT2の雑音への影響に対してこれらの雑音が
著るしく相関づけられるということを意味する。
この電流源回路によれば多くの適用分野に対し、
例えばこの電流源回路を第５図に示す例のように
差動増幅器の対称負荷回路として用いる場合に雑
音を減少させることができる。
第５図は、共通ソース回路中に電流2I0の零入
力電流源１３を設けた差動対として接続したトラ
ンジスタT5およびT6を有する差動増幅器を示
す。これらトランジスタのドレイン電極は第４ａ
図の回路の端子８および９に接続する。この回路
は、トランジスタT1およびT2の共通ゲート接続
部を基準電圧ＶR1の点に接続している為２つの電
流ミラー回路が互いに結合されたものとして構成
されている。本発明による手段によれば、トラン
ジスタT1およびT2のドレイン回路中の電流I1お
よびI2が互いに極めて等しくなり、これらの電流
中の雑音成分は著るしく相関づけられるようにな
る。
端子８および９はレベルシフト用のトランジス
タT7およびT8をそれぞれ経て、トランジスタT9
およびT10を有する電流ミラー回路の入力端子お
よび出力端子にそれぞれ接続し、この出力端子は
第５図の回路の出力端子１７に接続する。
トランジスタT5およびT6のゲート電極におけ
る入力端子２１および２２に信号が供給されない
場合には、これらトランジスタは双方共I0に等し
い電流を流す。従つて、＋ＶBの電源端子１６から
トランジスタT9およびT10を有する電流ミラー回
路の入力端子に電流I1−I0が流れ、この電流ミラ
ー回路の出力端子に電流I2−I0が流れ、従つて電
流I1−I2が出力端子１７に流れる。電流I1およびI2
における雑音成分は著るしく相関づけられている
為、これらの雑音成分や直流成分は出力端子１７
において殆んど相殺される。
トランジスタT5およびT6のゲート電極間に信
号が供給される場合には出力端子１７に信号電流
が生じる。
本発明によれば、トランジスタT9およびT10を
有する電流ミラー回路に雑音補償されうるも、こ
のことは必ずしも必要なことではない。その理由
は、トランジスタT9およびT10はトランジスタT1
およびT2よりも著るしく小さな直流電流I1−I0お
よびI2−I0しか流さず、従つて雑音への影響が極
めて小さい為である。
本発明は上述した例のみに限定されず、幾多の
変更を加えうることは明らかである。例えば反対
導電型のトランジスタを用いたり、より一層完全
な電流ミラー構造を用いたり、バイポーラトラン
ジスタを用いたりすることができる。
【図面の簡単な説明】
第１図は本発明による電流ミラー回路の一例を
示す回路図、第２図は第１図の例を対称配置とし
た例を示す回路図、第３図は第２図の例に用いた
相互コンダクタンス増幅器３の一例を示す回路
図、第４ａ図は本発明よる電流ミラー回路の好適
例を示す回路図、第４ｂ図は第４ａ図の等価回路
であつて第４ａ図の回路を説明する為の回路図、
第５図は本発明による電流源回路を負荷回路とし
て有する差動増幅器を示す回路図である。 １，２……抵抗、３……増幅器、４，５……３
の入力端子、６，７……３の出力端子、８……入
力端子、９……出力端子、１０……共通端子、１
３……零入力電流源、１７……出力端子、２１，
２２……入力端子。

Claims (1)

  1. 【特許請求の範囲】 １ 第１端子および共通端子間に接続され、少く
    とも第１抵抗と直列の第１半導体の主電流通路を
    有する第１電流回路と、第２端子および前記の共
    通端子間に接続され、少くとも第２抵抗および第
    ２半導体の主電流通路を有する第２電流回路とを
    具える電流源回路であつて、前記の２つの半導体
    をそれらの駆動に対して並列に接続して成る電流
    源回路において、前記の共通端子側とは反対側の
    前記の第１および第２抵抗の端部間に設けた差動
    入力端子と、前記の第２電流回路に結合した出力
    端子とを具える能動負帰還回路を設け、該能動負
    帰還回路により前記の第１抵抗の端子間電圧に対
    する前記の第２抵抗の端子間電圧の変動を防止す
    るような負帰還を行なうようにしたことを特徴と
    する電流源回路。 ２ 特許請求の範囲１記載の電流源回路におい
    て、前記の能動負帰還回路が、前記の第２抵抗の
    抵抗値の逆数にほぼ等しい相互コンダクタンスを
    有する相互コンダクタンス増幅器を具え、該増幅
    器により第１および第２抵抗の端子間電圧間の差
    電圧を変換し、前記の相互コンダクタンスにより
    決定された電流を前記の負帰還が得られるような
    極性で前記の第２電流回路内に注入するようにし
    たことを特徴とする電流源回路。 ３ 特許請求の範囲１記載の電流源回路におい
    て、前記の能動負帰還回路が第１および第２抵抗
    の端子間電圧間の差電圧を変換する相互コンダク
    タンス増幅器を具え、該増幅器が、前記の第２抵
    抗の抵抗値の２倍の逆数にほぼ等しいもこの逆数
    よりも小さな相互コンダクタンスと、該相互コン
    ダクタンスにより決定された電流を前記の第２電
    流回路内に注入するとともにこの電流に対し逆相
    であつて前記の負帰還が得られるような極性を有
    する電流を前記の第１電流回路内に注入する為の
    差動出力端子とを具えるようにしたことを特徴と
    する電流源回路。 ４ 特許請求の範囲３記載の電流源回路におい
    て、第１抵抗の抵抗値を第２抵抗の抵抗値のｎ倍
    とし、第１および第２半導体をこれら抵抗の抵抗
    値の比に応じて構成することにより、第２電流回
    路における電流と第１電流回路における電流との
    比をｎ：１としうるようにし、相互コンダクタン
    ス増幅器を、第１電流回路に注入される電流が第
    ２電流回路に注入される電流の値の1/n倍に等し
    い値を有するように構成したことを特徴とする電
    流源回路。 ５ 特許請求の範囲３または４記載の電流源回路
    において、電流注入を第１半導体と第１抵抗との
    間の接続点と、第２半導体と第２抵抗との間の接
    続点とで行なうようにしたことを特徴とする電流
    源回路。 ６ 特許請求の範囲１記載の電流源回路であつ
    て、前記の第１および第２半導体を第１および第
    ２絶縁ゲート電界効果トランジスタとし、これら
    電界効果トランジスタのゲート電極を相互接続
    し、これら電界効果トランジスタの各々がソース
    端子とゲート端子との間で絶縁ゲート電極の下側
    に半導体基板を有し、該半導体基板内に前記のゲ
    ート電極の駆動により導電チヤネルが形成される
    ようにし、前記の基板に端子を設けて成る電流源
    回路において、前記の第１電界効果トランジスタ
    の前記の基板端子を前記の第２電界効果トランジ
    スタのソース電極に接続することにより能動負帰
    還回路を形成したことを特徴とする電流源回路。 ７ 特許請求の範囲６記載の電流源回路におい
    て、前記の第２電界効果トランジスタの前記の基
    板端子を前記の第１電界効果トランジスタのソー
    ス電極に接続したことを特徴とする電流源回路。
JP3641881A 1980-03-13 1981-03-13 Current source circuit Granted JPS56143710A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8001492A NL8001492A (nl) 1980-03-13 1980-03-13 Stroomspiegelschakeling.

Publications (2)

Publication Number Publication Date
JPS56143710A JPS56143710A (en) 1981-11-09
JPS6254243B2 true JPS6254243B2 (ja) 1987-11-13

Family

ID=19834984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3641881A Granted JPS56143710A (en) 1980-03-13 1981-03-13 Current source circuit

Country Status (8)

Country Link
US (1) US4423387A (ja)
JP (1) JPS56143710A (ja)
CA (1) CA1169489A (ja)
DE (1) DE3108515A1 (ja)
FR (1) FR2478403A1 (ja)
GB (1) GB2071951B (ja)
HK (1) HK75684A (ja)
NL (1) NL8001492A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6090407A (ja) * 1983-10-24 1985-05-21 Toshiba Corp 差動増幅器
ATE66105T1 (de) * 1986-09-24 1991-08-15 Siemens Ag Stromspiegel-schaltungsanordnung.
IT1213415B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Circuito per la misura lineare della corrente circolante su un carico.
JPS63240109A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 差動増幅器
US4866399A (en) * 1988-10-24 1989-09-12 Delco Electronics Corporation Noise immune current mirror
US5119038A (en) * 1988-12-09 1992-06-02 Synaptics, Corporation CMOS current mirror with offset adaptation
US4882548A (en) * 1988-12-22 1989-11-21 Delco Electronics Corporation Low distortion current mirror
JP2501256Y2 (ja) * 1990-12-21 1996-06-12 新日軽株式会社 木調フェンス
US5680157A (en) * 1992-08-10 1997-10-21 Logitech, Inc. Pointing device with differential optomechanical sensing
JP3977530B2 (ja) * 1998-11-27 2007-09-19 株式会社東芝 カレントミラー回路および電流源回路
WO2002059706A2 (en) 2001-01-26 2002-08-01 True Circuits, Inc. Programmable current mirror
DE10157962C1 (de) * 2001-11-26 2003-07-03 Texas Instruments Deutschland Komparator
US7380120B1 (en) 2001-12-12 2008-05-27 Guardian Data Storage, Llc Secured data format for access control
US7930756B1 (en) 2001-12-12 2011-04-19 Crocker Steven Toye Multi-level cryptographic transformations for securing digital assets
US8065713B1 (en) 2001-12-12 2011-11-22 Klimenty Vainstein System and method for providing multi-location access management to secured items
US7565683B1 (en) 2001-12-12 2009-07-21 Weiqing Huang Method and system for implementing changes to security policies in a distributed security system
US7921450B1 (en) 2001-12-12 2011-04-05 Klimenty Vainstein Security system using indirect key generation from access rules and methods therefor
US7921288B1 (en) 2001-12-12 2011-04-05 Hildebrand Hal S System and method for providing different levels of key security for controlling access to secured items
US7921284B1 (en) 2001-12-12 2011-04-05 Gary Mark Kinghorn Method and system for protecting electronic data in enterprise environment
US10033700B2 (en) 2001-12-12 2018-07-24 Intellectual Ventures I Llc Dynamic evaluation of access rights
US8006280B1 (en) 2001-12-12 2011-08-23 Hildebrand Hal S Security system for generating keys from access rules in a decentralized manner and methods therefor
US10360545B2 (en) 2001-12-12 2019-07-23 Guardian Data Storage, Llc Method and apparatus for accessing secured electronic data off-line
US7950066B1 (en) 2001-12-21 2011-05-24 Guardian Data Storage, Llc Method and system for restricting use of a clipboard application
US8176334B2 (en) 2002-09-30 2012-05-08 Guardian Data Storage, Llc Document security system that permits external users to gain access to secured files
US7394308B1 (en) * 2003-03-07 2008-07-01 Cypress Semiconductor Corp. Circuit and method for implementing a low supply voltage current reference
US8707034B1 (en) 2003-05-30 2014-04-22 Intellectual Ventures I Llc Method and system for using remote headers to secure electronic files
US7703140B2 (en) 2003-09-30 2010-04-20 Guardian Data Storage, Llc Method and system for securing digital assets using process-driven security policies
US8127366B2 (en) 2003-09-30 2012-02-28 Guardian Data Storage, Llc Method and apparatus for transitioning between states of security policies used to secure electronic documents
US7414804B1 (en) * 2004-08-30 2008-08-19 Marvell International Ltd. TMR/GMR amplifier with input current compensation
KR100824772B1 (ko) * 2006-10-16 2008-04-24 한국과학기술원 바디-소스 교차 커플링을 이용한 차동증폭기
US8677457B2 (en) * 2007-02-09 2014-03-18 Marvell World Trade Ltd. Security for codes running in non-trusted domains in a processor core
US7642854B2 (en) * 2007-06-06 2010-01-05 Infineon Technologies Ag Amplifier circuit having an output transistor for driving a complex load
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
JP5488171B2 (ja) * 2010-04-27 2014-05-14 株式会社村田製作所 バイアス回路、電力増幅器及びカレントミラー回路
JP7338279B2 (ja) * 2019-07-11 2023-09-05 富士電機株式会社 パワー半導体モジュール及びその漏れ電流試験方法
CN117157969A (zh) * 2021-04-08 2023-12-01 ams国际有限公司 用于电磁辐射传感器的前端电子电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852679A (en) * 1972-12-26 1974-12-03 Rca Corp Current mirror amplifiers
US4317054A (en) * 1980-02-07 1982-02-23 Mostek Corporation Bandgap voltage reference employing sub-surface current using a standard CMOS process

Also Published As

Publication number Publication date
NL8001492A (nl) 1981-10-01
JPS56143710A (en) 1981-11-09
GB2071951A (en) 1981-09-23
HK75684A (en) 1984-10-12
DE3108515C2 (ja) 1988-08-11
DE3108515A1 (de) 1981-12-24
FR2478403A1 (fr) 1981-09-18
CA1169489A (en) 1984-06-19
GB2071951B (en) 1984-02-29
US4423387A (en) 1983-12-27
FR2478403B1 (ja) 1984-05-11

Similar Documents

Publication Publication Date Title
JPS6254243B2 (ja)
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
JP2525346B2 (ja) 定電流源回路を有する差動増幅回路
US5266887A (en) Bidirectional voltage to current converter
KR950005169B1 (ko) 평형 차동 증폭기
JP2549540B2 (ja) レベルシフト回路
US4274014A (en) Switched current source for current limiting complementary symmetry inverter
US3984780A (en) CMOS voltage controlled current source
JPH0553405B2 (ja)
EP0037406B1 (en) Cmos operational amplifier with reduced power dissipation
US4247824A (en) Linear amplifier
US7317358B2 (en) Differential amplifier circuit
US3961279A (en) CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors
US5021730A (en) Voltage to current converter with extended dynamic range
KR0177511B1 (ko) 선형 cmos 출력단
US4055812A (en) Current subtractor
KR900008753B1 (ko) 차동 증폭기
US4340867A (en) Inverter amplifier
US4628280A (en) Amplifier arrangement
US6362682B2 (en) Common-mode feedback circuit and method
JP3713324B2 (ja) カレントミラー回路および信号処理回路
JPH0159763B2 (ja)
JPH0115168B2 (ja)
US4317082A (en) Current mirror circuit
US3958135A (en) Current mirror amplifiers