JPS6253960B2 - - Google Patents

Info

Publication number
JPS6253960B2
JPS6253960B2 JP17931784A JP17931784A JPS6253960B2 JP S6253960 B2 JPS6253960 B2 JP S6253960B2 JP 17931784 A JP17931784 A JP 17931784A JP 17931784 A JP17931784 A JP 17931784A JP S6253960 B2 JPS6253960 B2 JP S6253960B2
Authority
JP
Japan
Prior art keywords
layer
thick film
conductor
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17931784A
Other languages
English (en)
Other versions
JPS6159798A (ja
Inventor
Fukuzo Mizuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP17931784A priority Critical patent/JPS6159798A/ja
Publication of JPS6159798A publication Critical patent/JPS6159798A/ja
Publication of JPS6253960B2 publication Critical patent/JPS6253960B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は、混成集積回路部品に使用されるセラ
ミツク多層配線基板の製造法に関するものであ
る。 (従来の技術) 従来、混成集積回路に用いられる多層配線基板
として、例えば第2図に示すように、セラミツク
グリーンシート11上にW,Mo等の高融点金属
を主成分とする高融点金属導体ペースト層および
導体ペースト層の一部が露出する開口13を有す
る絶縁ペースト層を複数層重ね合わせ、最上層の
開口13中にW―Ptよりなる導体ペースト層を印
刷形成した後、還元雰囲気で焼成して高融点金属
導体層12,12aと絶縁層14を形成し、さら
に高融点金属層12a上に銀等の厚膜導体ペース
ト層を印刷し、例えば空気中620℃で10分間焼成
して厚膜導体層15を形成してセラミツク多層配
線基板を得ることが、特開昭59―75695号公報に
おいて知られていた。 (発明が解決しようとする問題点) 上述した構造のセラミツク多層配線基板は、耐
酸化保護層としての高融点金属導体層12aを設
けない基板に比べて酸化されにくいがしかしなが
らW―Ptよりなる耐酸化保護層としての高融点金
属導体層12aでは厚膜導体層15の焼成温度が
650℃が限度であり、それ以上の温度で焼成する
と高融点金属導体層12a及び12が酸化され導
通不良となるので、厚膜ペーストが限定される欠
点があつた。 本発明の目的は上述した不具合を解消して、例
えば850℃のような高温で焼成しても基板内部へ
の酸素の侵入による導体層の酸化が少なく、安定
した導電性を得ることができると共に多種の厚膜
ペーストが使用できるセラミツク多層配線基板の
製造法を提供しようとするものである。 (問題点を解決するための手段) 本発明のセラミツク多層配線基板の製造法は、
セラミツクからなる開口部を有する絶縁層と高融
点金属を主成分とする導体層が交互に積層された
セラミツク多層配線基板上に、厚膜導体ペースト
を印刷形成し、さらに少なくとも絶縁層開口露出
部に対応する厚膜導体ペースト層上にガラス粉末
を主成分とするガラスペースト層を形成し、その
後厚膜導体ペースト層とガラスペースト層を同時
に焼成することを特徴とするものである。 (作用) 本発明の詳細を第1図を参照して各工程ごとに
順次説明する。 アルミナ、ベリリア等を主成分とするセラミツ
クグリーンシートを公知のドクターブレード法に
より調製し、混成集積回路基板として必要な寸法
に切断したセラミツクグリーンシート1を準備す
る。 次いで、そのグリーンシート1上にタングステ
ン,モリブデン等の高融点金属,すなわちセラミ
ツクグリーンシート1の焼成温度よりも融点が高
く、かつ電気低抗の低い金属を主成分とする導体
ペーストと、該導体ペーストの一部が露出する開
口を有するグリーンシート1と同一成分を主原料
とする絶縁ペーストとをスクリーン印刷により交
互に印刷し、図に示すように導体ペーストよりな
る高融点金属導体層2と善縁ペーストよりなる絶
縁層3を形成する。なお、高融点金属導体層2お
よび絶縁層3の層数は限られたものでなく、用途
に応じた層数とすればよい。また、高融点金属導
体層2の開口露出部2aは、タングステンと白金
からなる成分とし、高融点金属導体層2の耐酸化
性を向上させた方が好ましい。そして、高融点金
属導体層2と絶縁層3とを形成するペーストが印
刷されたセラミツクグリーンシート1を還元雰囲
気中で焼成する。焼成条件はセラミツクグリーン
シート1の成分により定められるが、1400〜1800
℃、5〜180分である。焼成後、露出した高融点
金属導体層2上に金メツキ層等の貴金属層を形成
し、露出した高融点金属導体層の保護膜をつくつ
ておいてもよい。この場合、導体露出部の耐酸化
性が向上し、後述のガラスペーストの材質の選択
幅が広がる。 次いで、銀等を主成分とする厚膜導体ペースト
層4を印刷により形成し、さらに少なくとも露出
した高融点金属導体層2の開口露出部2aに対応
する厚膜導体ペースト層4上にガラスペースト層
5を印刷により形成し、その後厚膜導体ペースト
層4とガラスペースト層5を同時に酸化雰囲気中
で焼成し、本発明のセラミツク多層配線基板を得
る。 ガラスペーストのガラスとしては、焼成温度や
導体露出部の材質にもよるが導体露出部の著しい
酸化の前に溶融することが必要であり、また成分
としてもPbO,ZnO等のWより酸素の結合力の弱
い金属酸化物が少ない程好ましい。なお、酸化雰
囲気中での焼成条件は厚膜導体ペーストやそれに
接続する素子形成用ペースト等の種類にもよる
が、650〜900℃,5〜20分が適当である。さら
に、抵抗等の受動素子を厚膜導体層上に形成した
り、その他回路部品を半田付けあるいはワイヤボ
ンドし、集積回路を形成する。 上述した構成をとつているため、厚膜導体ペー
スト層4とガラスペースト層5を同時に例えば
850℃、酸化雰囲気中で焼成したとしても、導体
露出部の著しい酸化の前にガラスペースト層が溶
融して基板内への酸素の侵入を防止するため、露
出導体層を保護することができる。 (実施例) セラミツク成分としてアルミナ90重量パーセン
トの他シリカ,マグネシア等の添加物とポリビニ
ールブチラール等の有機バインダーを混合し、ド
クターブレード法により、厚み0.8mmのセラミツ
クグリーンシート1を作成した。 次に、タングステン粉末からなるメタライズ成
分にエチルセルロースを印刷助剤として加えた導
体ペーストと、グリーンシートと同一成分の粉末
にエチルセルロースを印刷助剤として加えた絶縁
ペーストを、グリーンシート上に導体ペーストの
1部を露出させて交互に印刷し、最上層の導体露
出部にタングステン粉末と白金粉末からなるメタ
ライズ成分にエチルセルロースを印刷助剤として
加えた導体ペーストを印刷し、高融点金属導体層
2、絶縁層3、露出導体層2aを形成する積層体
を得た。 次いで、その積層体を露点35℃の水素と窒素の
混合雰囲気中で昇温速度300℃/時間で昇温した
後、1550℃、2時間保持後、降温速度600℃/時
間で焼結し、セラミツク基板を得た。 次いで、このセラミツク基板上に、第1表に示
す成分にエチルセルロースを印刷助剤として加え
た厚膜導体ペーストと、第2表に示す成分のガラ
ス粉末にエチルセルロースを印刷助剤として加え
たガラスペーストを、露出導体上に重ねて印刷し
厚膜導体ペースト層4とガラスペースト層5を
各々を同時に850℃,10分焼成し、本発明のセラ
ミツク多層配線基板を得た。
【表】
【表】 上述した方法で作成した本発明のセラミツク多
層配線基板は、高融点金属導体層2、2aが酸化
される事が少なく、安定した導電性を示した。な
お、本発明との比較として、ガラスペーストを形
成しなかつたものも参考のため製作したが、高融
点金属導体層2,2aが完全に酸化され、全く導
電性を示さなかつた。 本発明は上述した実施例にのみ限定されるもの
ではなく、幾多の変形、変更が可能である。例え
ば、上述した実施例では高融点金属層2の開口露
出部2aをW―Ptの成分としたが、このW―Pt層
は必ずしも必要でなく、少なくとも開口露出部に
対応する厚膜導体ペースト層上にガラスペースト
層が形成されていれば良い。 (発明の効果) 以上詳細に説明したところから明らかなよう
に、本発明のセラミツク多層配線基板の製造法に
よれば、露出導体層が著しく酸化し導電性が損な
われる前にガラスが溶融し、酸素を遮断するの
で、露出導体層が酸化して導電性が失われる温度
よりも高い温度で厚膜導体及び素子形成用ペース
トを焼成でき、多種の厚膜ペーストの適用が可能
である。また、露出導体層外周よりの酸素の侵入
による導体の酸化を防ぐことができ、歩留が向上
する。さらに、酸素の遮断膜として安価なガラス
を用いるので、製造コストを安くすることができ
る。
【図面の簡単な説明】
第1図は本発明の製造法によるセラミツク多層
配線基板の一実施例の要部断面図、第2図は従来
のセラミツク多層配線基板の要部断面図である。 1…セラミツクグリーンシート、2,2a…高
融点金属導体層、3…絶縁層、4…厚膜導体ペー
スト層、5…ガラスペースト層。

Claims (1)

  1. 【特許請求の範囲】 1 セラミツクからなる開口部を有する絶縁層と
    高融点金属を主成分とする導体層が交互に積層さ
    れたセラミツク多層配線基板上に、厚膜導体ペー
    ストを印刷形成し、さらに少なくとも絶縁層開口
    露出部に対応する厚膜導体ペースト層上にガラス
    粉末を主成分とするガラスペースト層を形成し、
    その後厚膜導体ペースト層とガラスペースト層を
    同時に焼成することを特徴とするセラミツク多層
    配線基板の製造法。 2 前記セラミツク多層配線基板の絶縁層開口部
    の露出導体成分がWとPtの合金である特許請求の
    範囲第1項記載のセラミツク多層配線基板の製造
    法。
JP17931784A 1984-08-30 1984-08-30 セラミツク多層配線基板の製造法 Granted JPS6159798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17931784A JPS6159798A (ja) 1984-08-30 1984-08-30 セラミツク多層配線基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17931784A JPS6159798A (ja) 1984-08-30 1984-08-30 セラミツク多層配線基板の製造法

Publications (2)

Publication Number Publication Date
JPS6159798A JPS6159798A (ja) 1986-03-27
JPS6253960B2 true JPS6253960B2 (ja) 1987-11-12

Family

ID=16063717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17931784A Granted JPS6159798A (ja) 1984-08-30 1984-08-30 セラミツク多層配線基板の製造法

Country Status (1)

Country Link
JP (1) JPS6159798A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290375A (en) * 1989-08-05 1994-03-01 Nippondenso Co., Ltd. Process for manufacturing ceramic multilayer substrate
JPH04127495A (ja) * 1990-09-18 1992-04-28 Ngk Insulators Ltd セラミック多層配線基板およびその製造方法

Also Published As

Publication number Publication date
JPS6159798A (ja) 1986-03-27

Similar Documents

Publication Publication Date Title
US4464420A (en) Ceramic multilayer circuit board and a process for manufacturing the same
JPH0728128B2 (ja) セラミック多層配線基板とその製造方法
EP0569799A2 (en) Conductive paste for a ceramic substrate
JPH0569319B2 (ja)
JPH04221888A (ja) セラミック配線基板とその製造方法
JPS6166303A (ja) 配線基板の製造方法
JPS6253960B2 (ja)
JPS6318357B2 (ja)
JPH0475185B2 (ja)
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JPS61171198A (ja) セラミツク多層配線基板の製造法
JPS6025294A (ja) 回路基板の製造方法
JPS61170094A (ja) セラミツク多層配線基板の製造法
JPS6346595B2 (ja)
JPS6077187A (ja) セラミツク電子部品及びその製造法
JPS6318356B2 (ja)
JP3103686B2 (ja) 多層回路基板
JPH01251696A (ja) セラミック多層配線基板の製造法
JPH0467360B2 (ja)
JPH0691319B2 (ja) 低温焼成セラミックス基板の製造方法
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPS63301405A (ja) 低温焼成型導電性ペ−スト及び回路基板の製造方法
JPH0321109B2 (ja)
JPH01106497A (ja) 多層セラミック回路基板の製造方法
JPH0544200B2 (ja)