JPH04127495A - セラミック多層配線基板およびその製造方法 - Google Patents

セラミック多層配線基板およびその製造方法

Info

Publication number
JPH04127495A
JPH04127495A JP24947990A JP24947990A JPH04127495A JP H04127495 A JPH04127495 A JP H04127495A JP 24947990 A JP24947990 A JP 24947990A JP 24947990 A JP24947990 A JP 24947990A JP H04127495 A JPH04127495 A JP H04127495A
Authority
JP
Japan
Prior art keywords
conductor
thick film
ceramic
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24947990A
Other languages
English (en)
Inventor
Keizo Miyata
宮田 恵造
Michio Asai
浅井 道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP24947990A priority Critical patent/JPH04127495A/ja
Publication of JPH04127495A publication Critical patent/JPH04127495A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子回路部品として使用されるセラミック多層
配線基板およびその製造方法に関する。
[従来の技術] 従来から、セラミックグリーンシート等からなる絶縁層
と、導体ペーストからなる高融点金属を主成分とする導
体層とが交互に積層された積層体を同時焼成してセラミ
ック基板を作成し、このセラミック基板の導体露出部(
以下、必要に応じてビヤ部と称する)に耐酸化保護用の
接続用導体を形成した後、前記接続用導体上に厚膜導体
を形成し複合セラミック多層配線基板を製造する場合に
は、厚膜導体と接続用導体との重なり合う部分が同形状
に形成されている。
すなわち、第13図に示すように、セラミック基板2の
ビヤ部上に接続用導体4を印刷形成した後、第14図に
示すように、厚膜導体6を印刷形成する。この場合、厚
膜導体6と接続用導体4との重なり合う部分8は接続用
導体4と同形状に形成されている。
[発明が解決しようとする課題] 然しなから、このように厚膜導体を印刷形成する場合に
おいて、第15図に示すように、セラミック基板2の焼
成収縮、バラツキ等に起因して接続用導体4を印刷形成
する際に位置ずれが発生するために、接続用導体4の縁
部4aと隣り合う厚膜導体6の縁部6b間が近接して、
導体間隔Sが小さくなり、最悪の場合には、短絡不良と
なる虞が存在している。
本発明は前記の課題に鑑みてなされたものであって、接
続用導体の一部分に厚膜導体が重なり合うように形成す
る際に、接続用導体に位置ずれが存在しても接続用導体
と厚膜導体との短絡が生ずることなく高密度配線を可能
とするセラミック多層配線基板およびその製造方法を提
供することを目的とする。
[課題を解決するための手段] 前記の課題を解決するために、本発明に係るセラミック
多層配線基板の製造方法の第1発明は、 セラミックからなる絶縁層と、高融点金属を主成分とす
る導体層とを交互に積層した後、同時焼成して導体露出
部を有するセラミック基板を作成する第1の工程と、 前記セラミック基板の導体露出部上に耐酸化バリア層を
設けた後、接続用導体を形成する第2の工程と、 前記接続用導体の一部分に重なり合う部分を有する厚膜
導体を形成する第3の工程と、前記厚膜導体の形成され
たセラミック基板に必要に応じて厚膜抵抗体、オーバー
コートガラス等を形成する第4の工程と、 を有することを特徴とする。
また、本発明に係るセラミック多層配線基板の製造方法
の第2発明において、 第3工程は、隣り合う接続用導体の対向する縁部間の間
隔をAとし、 第3工程後に得られるセラミック多層配線基板における
隣り合う導体間の許容最小間隔をSとし、 接続用導体の予想される位置ずれ量をCとし、第3工程
の重なり合う部分における接続用導体縁部と、その内側
に形成される厚膜導体の縁部間の間隔をXとするとき、 間隔Xは、 X≧S+C−A として形成することを特徴とする。
また、本発明に係るセラミック多層配線基板は、 セラミックからなる絶縁層と高融点金属を主成分とする
導体層とが交互に積層されたセラミック基板の導体露出
部上に耐酸化バリア層を設け、さらにその上に形成され
る接続用導体と、前記接続用導体上に形成され、且つ当
該接続用導体の一部分に重なり合う部分を有し、重なり
合う部分における接続用導体縁部と、その内側に形成さ
れる厚膜導体の縁部間の間隔をXとするとき、 間隔Xは、 X≧S+C−A として形成する厚膜導体と、 を備えることを特徴とする。
[構成の具体的説明] 上記構成に係るセラミック多層配線基板の製造方法の第
1の発明は、4つの工程を有している。
第1工程では、第2図に示すように、セラミックグリー
ンシートからなる絶縁層10を準備し、さらに前記グリ
ーンシートと同一成分を主原料とする絶縁ペーストから
なる絶縁層12.14と、タングステン、モリブデン等
の高融点金属を主成分とする導体ペーストからなる導体
層16.18.20とを交互に印刷積層した後、同時焼
成して導体露出部22を有するセラミック基板24を作
成する。
セラミック基板の作成法としては、このような印刷性以
外に、グリーンシートからなる絶縁層に導体ペーストか
らなる導体層を形成した後積層して同時焼成する、所謂
、積層法によってもよい。また、積層法と印刷法とを共
用してもよい。
第2工程では、前記セラミック基板24の導体露出部2
2上にニッケルtつき層および貴金属の溶融体からなる
耐酸化バリア層26を形成した後、貴金属厚膜導体等か
らなる接続用導体28を、例えば、スクリーン印刷形成
してさらに焼成する(第3図参照)。接続用導体28を
形成するのは耐酸化バリア層26と後に形成される厚膜
導体30との接続信頼性を確保するためであり、導体露
出部22の酸化防止にも効果がある。
第3工程では、第4図に示すように、前記接続用導体2
8の上の一部分に、その一部が重なるように厚膜導体3
0を形成する。この場合、厚膜導体30は、例えば、パ
ラジウム、銀、金、白金の中、少なくとも一種以上と、
硼珪酸ガラスとの混成ペーストを前記接続用導体28上
に、例えば、スクリーン印刷形成した後焼成することに
より形成する。
ここで、第5図の平面図から理解されるように、厚膜導
体300重なり合う部分30a (網掛部分)は、前記
接続用導体28の面積(jXk)よりも小さい面積とな
るように形成される。
第4工程では、厚膜導体30の形成されたセラミック基
板32の所定部分に厚膜基板を構成する厚膜抵抗体、オ
ーバーコートガラス等が必要に応じて印刷、焼成して形
成される。このようにしてセラミック多層配線基板が製
造される。
この場合、第1発明によれば、第1図に示すように、接
続用導体Pの位置が矢印Y方向にずれてもぐ位置ずれ後
の接続用導体の符号はQとする)、厚膜導体Rの縁部R
aとの間には所定間隔Tが保持されるので隣り合う厚膜
導体Rと接続用導体aとは短絡することがなくなる。
なお、接続用導体に位置ずれが発生するのは焼成後のセ
ラミック基板の導体露出部に耐酸化バリア層を形成した
後接続用導体をスクリーン印刷形成する際、焼成収縮の
バラツキによる位置ずれが存在している前記導体露出部
に接続用導体が基板全体として最もよく合致するように
スクリーン印刷用のマスクパターンをずらしてセットし
、印刷するためである。
次に、セラミック多層配線基板の製造方法の第2発明は
、前記第1発明の第3工程における接続用導体上の一部
分に重なり合う部分を有する厚膜導体のパターン設計法
についてさらに具体的に規定したものである。
そこで、第6図に示すように、隣り合う接続用導体α、
βの対向する縁部αa、88間の間隔をAとし、図にお
いて、導体間隔が最小となる位置ずれ発生後の接続用導
体α′と厚膜導体Tとの対向する縁部α’a、7a間、
換言すれば隣り合う導体間の許容最小間隔をSとする。
また、接続用導体αの予想される位置ずれ量をCとし、
第3工程の重なり合う部分における接続用導体βの縁部
βaと、その内側に形成される厚膜導体γの縁部Ta間
の間隔を前記接続用導体αの位置ずれ方向Y上でXとす
る。
このとき、間@Xを次の第1式に示すように形成する。
X≧S+C−A ・・・(1) 換言すれば、接続用導体αの移動方向Yに対してセラミ
ック基板上許容される導体間の許容最小間隔Sを確保す
るためには次の第2式に示す条件が必要となり、当該第
2式を変形すると前記第1式が得られることが理解され
る。
S≦A−C−i−X              ・・
・(2)なお、本発明の理解を容易にするた必に、移動
方向をYのみに限定して説明したが、この移動方向はY
に限らず、接続用導体が移動すると予測される全方向に
対して上記規定を適用することも本発明に含まれる。
この場合、第2発明によれば、予め厚膜導体と接続用導
体との設計方法が確立でき7.、とから極めて高密度の
配線パターンを形成することができる。
次に、本発明に係るセラミック多層配線基板は、例えば
、第7図に示すように、セラミックからなる絶縁層10
0.102.104と高融点金属を主成分とする導体層
106.108.110とが交互に積層されたセラミッ
ク基板の導体露出部112上に耐酸化バリア層118を
設けた後形成される接続用導体114と、前記接続用導
体114上に形成され、且つ当該接続用導体114の一
部分に重なり合う部分を有する厚膜導体116とを備え
ている。
すなわち、第8図の平面図から理解されるように、本発
明に係るセラミック多層配線基板120は厚膜導体11
6と接続用導体114とを電気的に接続する部分である
厚膜導体116の重なり合う部分116a (網掛部分
)が、前記接続用導体114の面積(jXk)よりも小
さい面積となるように形成されている。
[実施例1] 第9図に示すように、接続用導体130.132とハツ
チング部で示す厚膜導体134.136とが配置されて
いる場合において、位置ずれ後の接続用導体130’、
132’が破線で示されるように、矢印z1方向にずれ
ることが予測される場合には、第10図に示すように、
厚膜導体144を形成すればよい。
すなわち、許容最小間隔Sが0.2 mmであり、隣り
合う接続用導体130.132の縁部140.142間
の間隔Aが0.3 mmであり、接続用導体130.1
32の位置ずれ量Cが0.2 mmであり、許容最小間
隔Sを0.2 +nmと規定した場合には、接続用導体
132の縁部142とその内側に形成される厚膜導体1
44の縁部146間の間wkX (第10図参照)は、
前記第1式に代入した次の第3式から理解されるように
、0、1 mm以上の値となる。
X ≧s + C−A = 0.2 +0.2−0.3
 = 0.1・・・(3) [実施例2] 第11図に示すように接続用導体150.152.15
4.156と厚膜導体158.160.162.164
とが配置されている場合において、前記接続用導体15
0.152.154.156が破線で示されるように、
矢印z2方向に位置ずれをおこすことが予測される場合
にはく図中、水平成分の移動量は0.2 mmであり、
垂直成分の移動量が0.1玉である)、第12図に示す
ように厚膜導体166.168.170.172を形成
すればよい。なお、この場合においても、許容最小間隔
Sは0.2 mmとしている。
[発明の効果コ 以上のように、本発明に係るセラミック多層配線基板の
製造方法の第1発明によれば、同時焼成セラミック多層
配線基板において、内層配線の導体露出部に重ねて耐酸
化バリア層を設けた後形成した接続導体層を介して厚膜
導体を形成する際、厚膜導体が接続用導体の一部分に重
なり合うように形成している。
このため、接続用導体に位置ずれが生じた場合において
も、隣り合う接続用導体と厚膜導体とが短絡する可能性
が極とて少ない。
さらに、本発明に係るセラミック多層配線基板の製造方
法の第2発明によれば、予め、接続用導体の位置ずれ量
を把握し、この位置ずれ量に基づき導体間、例えば、厚
膜導体の縁部と接続用導体の縁部間の間隔を正確に規制
している。
このた於、焼成後に接続用導体と厚膜導体とが短絡する
可能性が可及的に回避される。
また、本発明に係るセラミック多層配線基板によれば、
接続用導体の一部分に厚膜導体の接続部分が形成されて
いるので、接続用導体に位置ずれが生じた場合において
も、隣り合う接続用導体と厚膜導体とが短絡する可能性
が極約で少ない。
【図面の簡単な説明】
第1図は本発明に係るセラミック多層配線基板の製造方
法の要部を説明する図、 第2図乃至第4図はセラミック多層配線基板の一部省略
縦断面図、 第5図は第4図に示すセラミック多層配線基板の一部省
略平面図、 第6図は本発明に係るセラミック多層配線基板の製造方
法の要部工程の説明図、 第7図は本発明の一実施例に係るセラミック多層配線基
板の一部省略縦断面図、 第8図は第7図に示すセラミック多層配線基板の一部省
略平面図、 第9図乃至第12図は本発明に係るセラミック多層配線
基板の製造方法の実施例の説明図、第13図乃至第15
図は従来技術に係るセラミック多層配線基板の製造方法
に係る説明図である。 10.12.14.100.102.104・・・絶縁
層16.18.20.106.108.110・・・導
体層22.112・・・導体露出部 24・・・セラミック基板 26.118・・・耐酸化バリア層 28.114 、P、 Q、α、α′、β・・・接続用
導体30.116 、R,r・・・厚膜導体32.12
0・・・セラミック多層配線基板αa 1 α′ a 
1 βa1 C・・・位置ずれ量 S・・・許容最小間隔 X・・・間隔 Y、Zl、z2・・・移動方向 γa・・・縁部

Claims (3)

    【特許請求の範囲】
  1. (1)セラミックからなる絶縁層と、高融点金属を主成
    分とする導体層とを交互に積層した後、同時焼成して導
    体露出部を有するセラミック基板を作成する第1の工程
    と、 前記セラミック基板の導体露出部上に耐酸化バリア層を
    設けた後、接続用導体を形成する第2の工程と、 前記接続用導体の一部分に重なり合う部分を有する厚膜
    導体を形成する第3の工程と、 前記厚膜導体の形成されたセラミック基板に必要に応じ
    て厚膜抵抗体、オーバーコートガラス等を形成する第4
    の工程と、 を有することを特徴とするセラミック多層配線基板の製
    造方法。
  2. (2)請求項1記載の方法において、第3工程は、隣り
    合う接続用導体の対向する縁部間の間隔をAとし、 第3工程後に得られるセラミック多層配線基板における
    隣り合う導体間の許容最小間隔をSとし、 接続用導体の予想される位置ずれ量をCとし、第3工程
    の重なり合う部分における接続用導体縁部と、その内側
    に形成される厚膜導体の縁部間の間隔をXとするとき、 間隔Xは、 X≧S+C−A として形成することを特徴とするセラミック多層配線基
    板の製造方法。
  3. (3)セラミックからなる絶縁層と高融点金属を主成分
    とする導体層とが交互に積層されたセラミック基板の導
    体露出部上に耐酸化バリア層を設け、さらにその上に形
    成される接続用導体と、前記接続用導体上に形成され、
    且つ当該接続用導体の一部分に重なり合う部分を有し、
    重なり合う部分における接続用導体縁部と、その内側に
    形成される厚膜導体の縁部間の間隔をXとするとき、 間隔Xは、 X≧S+C−A として形成する厚膜導体と、 を備えることを特徴とするセラミック多層配線基板。
JP24947990A 1990-09-18 1990-09-18 セラミック多層配線基板およびその製造方法 Pending JPH04127495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24947990A JPH04127495A (ja) 1990-09-18 1990-09-18 セラミック多層配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24947990A JPH04127495A (ja) 1990-09-18 1990-09-18 セラミック多層配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04127495A true JPH04127495A (ja) 1992-04-28

Family

ID=17193583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24947990A Pending JPH04127495A (ja) 1990-09-18 1990-09-18 セラミック多層配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04127495A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957366A (ja) * 1972-10-04 1974-06-04
JPS4992547A (ja) * 1973-01-05 1974-09-04
JPS6077492A (ja) * 1983-10-04 1985-05-02 日本碍子株式会社 セラミック多層配線基板の製造法
JPS6158296A (ja) * 1984-08-29 1986-03-25 日本碍子株式会社 セラミツク多層配線基板
JPS6159798A (ja) * 1984-08-30 1986-03-27 日本碍子株式会社 セラミツク多層配線基板の製造法
JPH02129997A (ja) * 1988-11-10 1990-05-18 Noritake Co Ltd 多層セラミック回路基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957366A (ja) * 1972-10-04 1974-06-04
JPS4992547A (ja) * 1973-01-05 1974-09-04
JPS6077492A (ja) * 1983-10-04 1985-05-02 日本碍子株式会社 セラミック多層配線基板の製造法
JPS6158296A (ja) * 1984-08-29 1986-03-25 日本碍子株式会社 セラミツク多層配線基板
JPS6159798A (ja) * 1984-08-30 1986-03-27 日本碍子株式会社 セラミツク多層配線基板の製造法
JPH02129997A (ja) * 1988-11-10 1990-05-18 Noritake Co Ltd 多層セラミック回路基板の製造方法

Similar Documents

Publication Publication Date Title
US5329695A (en) Method of manufacturing a multilayer circuit board
US5309629A (en) Method of manufacturing a multilayer circuit board
EP0929207A2 (en) Multi-layer ceramic substrate and method for producing the same
US4300115A (en) Multilayer via resistors
JP2000196240A (ja) 積層回路基板
US5084323A (en) Ceramic multi-layer wiring substrate and process for preparation thereof
JPH04127495A (ja) セラミック多層配線基板およびその製造方法
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP2703850B2 (ja) セラミックス配線基板の製造方法
JPH0217957B2 (ja)
JP2766146B2 (ja) コンデンサ内蔵多層回路基板
JP4199019B2 (ja) 表面実装型回路モジュール
JP2000188475A (ja) セラミック多層基板の製造方法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH11103170A (ja) 抵抗体内蔵多層セラミック回路基板
JP4285751B2 (ja) 配線基板、及びその製造方法
JP2874686B2 (ja) 多層基板
JP2874685B2 (ja) 多層基板の製造方法
JPH0590754A (ja) 多層回路基板の製造方法
JP2746515B2 (ja) セラミックス配線基板
JPH1154916A (ja) 厚膜多層回路基板
JPH0348496A (ja) セラミック多層配線基板およびその製造法
JP3193592B2 (ja) セラミック多層基板及びその製造方法
JP2002359102A (ja) 積層型チップサーミスタ及びその製造方法