JPH0691319B2 - 低温焼成セラミックス基板の製造方法 - Google Patents
低温焼成セラミックス基板の製造方法Info
- Publication number
- JPH0691319B2 JPH0691319B2 JP3149203A JP14920391A JPH0691319B2 JP H0691319 B2 JPH0691319 B2 JP H0691319B2 JP 3149203 A JP3149203 A JP 3149203A JP 14920391 A JP14920391 A JP 14920391A JP H0691319 B2 JPH0691319 B2 JP H0691319B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- glass
- resistance
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，集積回路等を実装する
ために使用される低温焼成セラミックス基板の製造方法
に関する。
ために使用される低温焼成セラミックス基板の製造方法
に関する。
【０００２】
【従来の技術】従来，一般的に使用されているＷ又はＭ
ｏを導体とするアルミナ系の高温焼成多層基板に於て
は，アルミナの誘電率（ε＝９．５）が高く，導電抵抗
（１０〜１５ mΩ／□）も高いため，例えば超高速コン
ピュータのマルチチップマザーボードとして用いる場
合，信号伝播遅延時間が長く，超高速化の障害となって
いる。このために，従来の高温焼成基板に代わるものと
して導通抵抗の低い低温焼成基板の開発が進められてお
り，すでに一，二発表された例もある。しかし，従来の
低温焼成セラミックス基板は多層導体として，Ａｇ−Ｐ
ｄ，Ａｕ，Ｎｉ，Ｃｕ等を用いたものであり，以下に述
べるような不具合があり十分満足の行くものではなかっ
た。即ち，Ａｕを導体として多層化した低温焼成基板で
は，Ａｕの導通抵抗が２〜３ mΩ／□と低く，マイグレ
ーション性も少いため，これは性能的には優れている。
しかし，Ａｕは非常に高価であるためＡｕを導体として
用いた低温焼成基板を民生用或は一般産業用に用いるに
は経済的に無理があり特殊な用途に限られている。Ｃｕ
を導体として多層化した低温焼成基板では，製造工程に
おいてＣｕを酸化させずに（３００℃以下）グリーンテ
ープ中のバインダーを除去する必要があるが，現在，３
００℃以下で分解又は酸化除去され，かつグリーンテー
プにした時にテープに強度と可塑性を付与できる有機バ
インダーが存在しないと共に，Ｃｕは空気中では酸化さ
れるため，還元雰囲気中で焼成しなければならない等の
理由から未だ実用化されていない。また，Ａｇは導通抵
抗が２ mΩ／□と低くこの限りでは優れた導体である。
ところが，通常低温焼成基板としてはガラス系のものが
用いられ，かつ湿度下で純粋なＡｇはガラス中を容易に
マイグレーション（拡散）する性質があり，湿度下で電
圧を印加すると絶縁層の絶縁の劣化が起る。この現象は
特に気孔を有するガラス中で著しい。従って，従来，低
温焼成基板においては純度の高いＡｇは導体としては用
いられず，Ａｇの耐マイグレーション性，耐湿性を改善
したＡｇ−Ｐｄ導体が一般的に使用されている。しか
し，Ｐｄは比抵抗が非常に高く，例えばＡｇ−２０wt％
Ｐｄの導通抵抗は２０ mΩ／□と非常に高くなり，導通
抵抗を低くするという目的を達せられない。更に，Ｎｉ
を導体として用いた場合，ＮｉはＡｇ−２０wt％Ｐｄ程
には導通抵抗は高くはないもののＷ或はＭｏと同様に１
０〜１５ mΩ／□と高い。
ｏを導体とするアルミナ系の高温焼成多層基板に於て
は，アルミナの誘電率（ε＝９．５）が高く，導電抵抗
（１０〜１５ mΩ／□）も高いため，例えば超高速コン
ピュータのマルチチップマザーボードとして用いる場
合，信号伝播遅延時間が長く，超高速化の障害となって
いる。このために，従来の高温焼成基板に代わるものと
して導通抵抗の低い低温焼成基板の開発が進められてお
り，すでに一，二発表された例もある。しかし，従来の
低温焼成セラミックス基板は多層導体として，Ａｇ−Ｐ
ｄ，Ａｕ，Ｎｉ，Ｃｕ等を用いたものであり，以下に述
べるような不具合があり十分満足の行くものではなかっ
た。即ち，Ａｕを導体として多層化した低温焼成基板で
は，Ａｕの導通抵抗が２〜３ mΩ／□と低く，マイグレ
ーション性も少いため，これは性能的には優れている。
しかし，Ａｕは非常に高価であるためＡｕを導体として
用いた低温焼成基板を民生用或は一般産業用に用いるに
は経済的に無理があり特殊な用途に限られている。Ｃｕ
を導体として多層化した低温焼成基板では，製造工程に
おいてＣｕを酸化させずに（３００℃以下）グリーンテ
ープ中のバインダーを除去する必要があるが，現在，３
００℃以下で分解又は酸化除去され，かつグリーンテー
プにした時にテープに強度と可塑性を付与できる有機バ
インダーが存在しないと共に，Ｃｕは空気中では酸化さ
れるため，還元雰囲気中で焼成しなければならない等の
理由から未だ実用化されていない。また，Ａｇは導通抵
抗が２ mΩ／□と低くこの限りでは優れた導体である。
ところが，通常低温焼成基板としてはガラス系のものが
用いられ，かつ湿度下で純粋なＡｇはガラス中を容易に
マイグレーション（拡散）する性質があり，湿度下で電
圧を印加すると絶縁層の絶縁の劣化が起る。この現象は
特に気孔を有するガラス中で著しい。従って，従来，低
温焼成基板においては純度の高いＡｇは導体としては用
いられず，Ａｇの耐マイグレーション性，耐湿性を改善
したＡｇ−Ｐｄ導体が一般的に使用されている。しか
し，Ｐｄは比抵抗が非常に高く，例えばＡｇ−２０wt％
Ｐｄの導通抵抗は２０ mΩ／□と非常に高くなり，導通
抵抗を低くするという目的を達せられない。更に，Ｎｉ
を導体として用いた場合，ＮｉはＡｇ−２０wt％Ｐｄ程
には導通抵抗は高くはないもののＷ或はＭｏと同様に１
０〜１５ mΩ／□と高い。
【０００３】
【発明が解決しようとする課題】前記した様な理由か
ら，従来の低温焼成セラミックス基板用の導体はいずれ
も経済上或は性能上の理由等から民生用或は一般産業用
のセラミックス基板用として採用するためには難があっ
た。そこで，本発明の技術的課題は，導通抵抗の小さい
Ａｇを導体として用い，気中でも低温焼成可能なセラミ
ックス基板を製造する方法を提供することにある。ま
た，本発明の他の技術的課題は，多層導体と高精度の内
蔵抵抗とを同時に一体焼成可能な低温焼成セラミックス
基板を製造する方法を提供することにある。
ら，従来の低温焼成セラミックス基板用の導体はいずれ
も経済上或は性能上の理由等から民生用或は一般産業用
のセラミックス基板用として採用するためには難があっ
た。そこで，本発明の技術的課題は，導通抵抗の小さい
Ａｇを導体として用い，気中でも低温焼成可能なセラミ
ックス基板を製造する方法を提供することにある。ま
た，本発明の他の技術的課題は，多層導体と高精度の内
蔵抵抗とを同時に一体焼成可能な低温焼成セラミックス
基板を製造する方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明によれば，ＣａＯ
−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系，ＭｇＯ−Ａｌ２
Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系，ＣａＯ−ＭｇＯ−Ａｌ２
Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系の群から選択された組成を
有し，重量％でＭＯ：１０〜５５ｗｔ％，Ａｌ２Ｏ３ ：
３０ｗｔ％以下，ＳｉＯ２：４５〜７５ｗｔ％，Ｂ２Ｏ
３ ：３０ｗｔ％以下，（但し，ＭＯ：ＣａＯ，ＭｇＯの
少なくとも一種）からなるガラス粉末とアルミナ粉末と
を含み，その比が重量％でガラス粉末が５０〜６５ｗｔ
％で残部がアルミナ粉末とからなる組成を有するセラミ
ックスのテープ作成工程と，この工程で作成したテープ
に導通抵抗が１０ｍΩ／□以下のＡｇを主体とする導体
を印刷し，各シート間の電気的に接合するためスルホー
ル中に導通抵抗が１０ｍΩ／□以下のＡｇを主体とする
導体を印刷する工程，前記シートを多層化する工程と，
多層化した成形体の最外層部に導通抵抗が２０ｍΩ／□
以上の耐マイグレーション性に優れたＡｇ−Ｐｄを主体
とする導体を形成する工程と，前記工程より成形した生
成形体を熱圧着した後，８００〜１０００℃で一体焼成
し，セラミックス基板を得る工程とよりなることを特徴
とする低温焼成セラミックス基板の製造方法が得られ
る。また，本発明では，前記した組成のガラス粉末及び
アルミナ粉末を出発原料として得られたセラミックス基
板は，重量％でＭＯ：５〜３５．７５ｗｔ％，Ａｌ２Ｏ
３：３５〜６５ｗｔ％，ＳｉＯ２：２２．５〜４５．５
ｗｔ％，Ｂ２Ｏ３ ：１９．５ｗｔ％以下（ただし，Ｍ
Ｏ：ＣａＯ，ＭｇＯ）の組織を有している。
−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系，ＭｇＯ−Ａｌ２
Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系，ＣａＯ−ＭｇＯ−Ａｌ２
Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系の群から選択された組成を
有し，重量％でＭＯ：１０〜５５ｗｔ％，Ａｌ２Ｏ３ ：
３０ｗｔ％以下，ＳｉＯ２：４５〜７５ｗｔ％，Ｂ２Ｏ
３ ：３０ｗｔ％以下，（但し，ＭＯ：ＣａＯ，ＭｇＯの
少なくとも一種）からなるガラス粉末とアルミナ粉末と
を含み，その比が重量％でガラス粉末が５０〜６５ｗｔ
％で残部がアルミナ粉末とからなる組成を有するセラミ
ックスのテープ作成工程と，この工程で作成したテープ
に導通抵抗が１０ｍΩ／□以下のＡｇを主体とする導体
を印刷し，各シート間の電気的に接合するためスルホー
ル中に導通抵抗が１０ｍΩ／□以下のＡｇを主体とする
導体を印刷する工程，前記シートを多層化する工程と，
多層化した成形体の最外層部に導通抵抗が２０ｍΩ／□
以上の耐マイグレーション性に優れたＡｇ−Ｐｄを主体
とする導体を形成する工程と，前記工程より成形した生
成形体を熱圧着した後，８００〜１０００℃で一体焼成
し，セラミックス基板を得る工程とよりなることを特徴
とする低温焼成セラミックス基板の製造方法が得られ
る。また，本発明では，前記した組成のガラス粉末及び
アルミナ粉末を出発原料として得られたセラミックス基
板は，重量％でＭＯ：５〜３５．７５ｗｔ％，Ａｌ２Ｏ
３：３５〜６５ｗｔ％，ＳｉＯ２：２２．５〜４５．５
ｗｔ％，Ｂ２Ｏ３ ：１９．５ｗｔ％以下（ただし，Ｍ
Ｏ：ＣａＯ，ＭｇＯ）の組織を有している。
【０００５】
【実施例】以下，図面を参照して本発明を説明する。図
１を参照して，本発明に係る低温焼成セラミックス基板
の製造方法を説明する。後述することからも明らかな通
り，本発明では低温焼成セラミックス基板の熱間圧着法
によって製造される。まず，本発明の製造方法に使用さ
れる低温焼成セラミックスの材料はガラスとアルミナ粉
末の混合物で，ガラスとしては，ＣａＯ−Ａｌ２Ｏ３−
ＳｉＯ２系，ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３
系，ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３或はＣａ
Ｏ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系のガラ
スを用いる。その出発原料の組成（重量％）は次の通り
である。 ＭＯ：１０〜５５ｗｔ％，Ａｌ２Ｏ３：３０ｗｔ％以下 ＳｉＯ２：４５〜７０ｗｔ％，Ｂ２Ｏ３：３０ｗｔ％以
下 ただし，ＭＯ：ＣａＯ，ＭｇＯ， そして，不純物としてＮａ２Ｏ＋Ｋ２Ｏ：５ｗｔ％以下
を含んでも良い。上記の組成を有するガラス粉末５０〜
６５ｗｔ％と残りのアルミナ粉末からなる混合物をグリ
ーンテープ及び絶縁層用ペースト材料として用いて以下
に述べる工程により製造する。
１を参照して，本発明に係る低温焼成セラミックス基板
の製造方法を説明する。後述することからも明らかな通
り，本発明では低温焼成セラミックス基板の熱間圧着法
によって製造される。まず，本発明の製造方法に使用さ
れる低温焼成セラミックスの材料はガラスとアルミナ粉
末の混合物で，ガラスとしては，ＣａＯ−Ａｌ２Ｏ３−
ＳｉＯ２系，ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３
系，ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３或はＣａ
Ｏ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系のガラ
スを用いる。その出発原料の組成（重量％）は次の通り
である。 ＭＯ：１０〜５５ｗｔ％，Ａｌ２Ｏ３：３０ｗｔ％以下 ＳｉＯ２：４５〜７０ｗｔ％，Ｂ２Ｏ３：３０ｗｔ％以
下 ただし，ＭＯ：ＣａＯ，ＭｇＯ， そして，不純物としてＮａ２Ｏ＋Ｋ２Ｏ：５ｗｔ％以下
を含んでも良い。上記の組成を有するガラス粉末５０〜
６５ｗｔ％と残りのアルミナ粉末からなる混合物をグリ
ーンテープ及び絶縁層用ペースト材料として用いて以下
に述べる工程により製造する。
【０００６】この例では，上記した組成を有するグリー
ンシートを図１に示す如く所望寸法に切断して成形した
３枚のシート１０ａ，１０ｂ，１０ｃを用意し，ＶＬＳ
Ｉ用のプラグイン型パッケージモデルを作成する。第１
シート１０ａには外部接続用ピンを植設するためのスル
ーホール１１が設けられており，スルーホール内導体と
して第２シート１０ｂ側からＡｇ導体を印刷法により施
し，第２シート１０ｂの反対側からＡｇ−Ｐｄ導体を印
刷法によって施す。このＡｇ−Ｐｄ導体は外部接続用ピ
ン（図示せず）を半田付するための導体である。また，
第２シート１０ｂにはビヤホール１２を設け，この第２
シート１０ｂにはビヤホール１２内，第３シート１０ｃ
側の導体配線及び前記第１シート１０ａのスルーホール
１１に設けた導体との接続が十分になされるようにＡｇ
ペーストを印刷すると共に，中央部には図示しないシリ
コンチップを載置する凹部形成用の角孔１３を形成す
る。更に，第３シート１０ｃの中央部には，前記第２シ
ート１０ｂの角孔１３よりやや大きい角孔１４を設け
る。このようにして形成した第１〜第３シート１０ａ，
１０ｂ，１０ｃの３枚のシートを熱間圧着法により積層
して９００℃で焼成する。前記した図１に示した方法に
より成形したセラミックスの組成は，重量％でＭＯ：５
〜３５．７５ｗｔ％，Ａｌ２Ｏ３：３５〜６５ｗｔ％，
ＳｉＯ２：２２．５〜４５．５ｗｔ％，Ｂ２Ｏ３ ：１
９．５ｗｔ％以下，ただし，ＭＯ：ＣａＯ，ＭｇＯであ
った。
ンシートを図１に示す如く所望寸法に切断して成形した
３枚のシート１０ａ，１０ｂ，１０ｃを用意し，ＶＬＳ
Ｉ用のプラグイン型パッケージモデルを作成する。第１
シート１０ａには外部接続用ピンを植設するためのスル
ーホール１１が設けられており，スルーホール内導体と
して第２シート１０ｂ側からＡｇ導体を印刷法により施
し，第２シート１０ｂの反対側からＡｇ−Ｐｄ導体を印
刷法によって施す。このＡｇ−Ｐｄ導体は外部接続用ピ
ン（図示せず）を半田付するための導体である。また，
第２シート１０ｂにはビヤホール１２を設け，この第２
シート１０ｂにはビヤホール１２内，第３シート１０ｃ
側の導体配線及び前記第１シート１０ａのスルーホール
１１に設けた導体との接続が十分になされるようにＡｇ
ペーストを印刷すると共に，中央部には図示しないシリ
コンチップを載置する凹部形成用の角孔１３を形成す
る。更に，第３シート１０ｃの中央部には，前記第２シ
ート１０ｂの角孔１３よりやや大きい角孔１４を設け
る。このようにして形成した第１〜第３シート１０ａ，
１０ｂ，１０ｃの３枚のシートを熱間圧着法により積層
して９００℃で焼成する。前記した図１に示した方法に
より成形したセラミックスの組成は，重量％でＭＯ：５
〜３５．７５ｗｔ％，Ａｌ２Ｏ３：３５〜６５ｗｔ％，
ＳｉＯ２：２２．５〜４５．５ｗｔ％，Ｂ２Ｏ３ ：１
９．５ｗｔ％以下，ただし，ＭＯ：ＣａＯ，ＭｇＯであ
った。
【０００７】また，図２は温度６５℃湿度９５％の高
温，高湿にさらした時間と絶縁抵抗との関係，同じく図
３は絶縁耐圧との関係を示している。図２及び図３に
は，図４（ａ），（ｂ），（ｃ）で示された製造工程に
より製造された基板の特性が曲線ａ，ｂ及びｃで示され
ている。ここで図４（ａ）は本発明の熱間圧着法により
低温同時焼成セラミックス基板を製造する方法であり，
図４（ｂ）は，導体にＡｇ−Ｐｄを使用した従来のＨＩ
Ｃ多層基板の製造方法であり，且つ図４（ｃ）は本発明
と同じ材料を絶縁層とし，Ａｇ１００％を導体として使
用した導体層を通常のアルミナ基板上に形成し絶縁層と
導体を同時焼成する方法を示している。図４（ｃ）によ
り本発明に使用される絶縁層の特性を知ることができ
る。なお，この測定に使用した導体パターンはいずれも
図５に示す様なパターンを使用し，基板の構成は導体２
層，絶縁層１層のものを使用し，絶縁層の厚さは焼成後
３０μm になるように成形した。また，この測定に使用
した本発明の低温焼成セラミックス基板については表面
導体層にもＡｇ１００％の導体を使用した。以上の測定
結果から明らかな通り，図４（ａ）に示した本発明の製
造方法により製造した低温焼成セラミックス多層基板は
内部導体にＡｇ１００％の導体を使用しているにもかか
わらず，図４（ｂ）の工程により製造した従来のＨＩＣ
多層基板に比較して層間絶縁抵抗及び絶縁耐圧共に非常
に良好な結果が得られた。また，図４（ｃ）の工程によ
り製造した多層基板は，前記した図４（ｂ）の製造工程
により製造した従来のＨＩＣ多層基板が絶縁性を向上さ
せるために導体や絶縁層を何回にも分けて焼成していた
ものを一回の焼成で済むように簡略化したものである
が，導体にＡｇ１００％を使用しているにもかかわら
ず，Ａｇ−Ｐｄ導体を使用した従来のＨＩＣ多層基板と
同等若しくは，それ以上の絶縁特性を示した。このこと
から明らかな通り，本発明において使用される絶縁層材
料自身，優れた層間絶縁抵抗Ｒ及び絶縁耐圧を示すこと
が判る。
温，高湿にさらした時間と絶縁抵抗との関係，同じく図
３は絶縁耐圧との関係を示している。図２及び図３に
は，図４（ａ），（ｂ），（ｃ）で示された製造工程に
より製造された基板の特性が曲線ａ，ｂ及びｃで示され
ている。ここで図４（ａ）は本発明の熱間圧着法により
低温同時焼成セラミックス基板を製造する方法であり，
図４（ｂ）は，導体にＡｇ−Ｐｄを使用した従来のＨＩ
Ｃ多層基板の製造方法であり，且つ図４（ｃ）は本発明
と同じ材料を絶縁層とし，Ａｇ１００％を導体として使
用した導体層を通常のアルミナ基板上に形成し絶縁層と
導体を同時焼成する方法を示している。図４（ｃ）によ
り本発明に使用される絶縁層の特性を知ることができ
る。なお，この測定に使用した導体パターンはいずれも
図５に示す様なパターンを使用し，基板の構成は導体２
層，絶縁層１層のものを使用し，絶縁層の厚さは焼成後
３０μm になるように成形した。また，この測定に使用
した本発明の低温焼成セラミックス基板については表面
導体層にもＡｇ１００％の導体を使用した。以上の測定
結果から明らかな通り，図４（ａ）に示した本発明の製
造方法により製造した低温焼成セラミックス多層基板は
内部導体にＡｇ１００％の導体を使用しているにもかか
わらず，図４（ｂ）の工程により製造した従来のＨＩＣ
多層基板に比較して層間絶縁抵抗及び絶縁耐圧共に非常
に良好な結果が得られた。また，図４（ｃ）の工程によ
り製造した多層基板は，前記した図４（ｂ）の製造工程
により製造した従来のＨＩＣ多層基板が絶縁性を向上さ
せるために導体や絶縁層を何回にも分けて焼成していた
ものを一回の焼成で済むように簡略化したものである
が，導体にＡｇ１００％を使用しているにもかかわら
ず，Ａｇ−Ｐｄ導体を使用した従来のＨＩＣ多層基板と
同等若しくは，それ以上の絶縁特性を示した。このこと
から明らかな通り，本発明において使用される絶縁層材
料自身，優れた層間絶縁抵抗Ｒ及び絶縁耐圧を示すこと
が判る。
【０００８】更に，本発明の低温焼成セラミックス基板
には面抵抗で表わされる広い範囲の抵抗値で良好な温度
特性を持つ抵抗体を基板内部に基板と同時焼成によって
成形することができる。抵抗体としては，ガラス，Ｒｕ
Ｏ２系，ガラス−Ｂｉ２Ｒｕ２Ｏ７系或はＰｂ２Ｒｕ２
Ｏ６系等のパイロクロア型化合物からなるものを用い，
ガラスの割合を変えることによって，任意の抵抗値を得
ることができる。また，抵抗値の温度係数の調整を目的
としてＭｎＯ２，Ｓｂ２Ｏ３或はＦｅ２Ｏ３等の酸化物
やＡｇ，Ｐｔ或はＡｕの様な金属を２０ｗｔ％以下添加
する。これらの抵抗体を低温焼成セラミックス基板と同
時焼成するためには焼成過程での抵抗体と基板材料の収
縮の不一致や抵抗体に使用するガラスと基板材料に使用
するガラスの間に生じる成分の拡散や反応のような化学
変化によって生じるソリやブクを発生させないことが必
要である。このため本発明では，抵抗体に使用するガラ
スは基板材料に使用する組成範囲のガラスを使用する。
即ち，抵抗体に使用するガラスの組成範囲はＭＯ：１０
〜５５ｗｔ％，Ａｌ２Ｏ３：３０ｗｔ％以下，Ｓｉ
Ｏ２：４５〜７０ｗｔ％及びＢ２Ｏ３：３０ｗｔ％以
下，ただし，ＭＯ：ＣａＯ，ＭｇＯで，望ましくは基板
材料に使用するガラスと抵抗体に使用するガラスは全く
同一の組成のものが良い。また，抵抗体，特にガラスの
割合の大きい抵抗体から基板へのガラスの移動を防ぐた
めにアルミナを添加する。アルミナの添加割合はＲｕＯ
２，Ｂｉ２Ｒｕ２Ｏ７或はＰｂ２Ｒｕ２Ｏ６のようなパ
イロクロア型化合物とれ合計量が３５〜６０ｗｔ％であ
ることが望ましく，更に，温度特性の調整剤を１０ｗｔ
％以下添加する。しかるに，基板材料のガラス量と抵抗
体のガラス量が略等しくなり，ガラスは相互に移動する
ことはなく，抵抗値は安定する。また鉛系ガラスを使用
した場合，焼成の過程で還元雰囲気にさらされるとガラ
ス中のＰｂＯが還元されるため抵抗値が安定しないが，
本発明では，抵抗体に使用するガラスもＰｂＯを含まな
いため，ＰｂＯの還元による抵抗値の変化もない。低温
焼成セラミックス基板では，焼成前のグリーンシートに
バインダーや可塑剤として多量の有機物を含むので，こ
れらの有機物が焼成の過程で焼成する際，基板内部が還
元雰囲気になるので，安定な抵抗値を持つ抵抗体を得る
ためには，ＰｂＯを含まないガラスを使用することが特
に重要である。なお，本発明の抵抗体はペーストとして
使用するのが好ましく，抵抗体材料とエチルセルロース
・アセチルセルロース或はアクリル樹脂等の有機重合物
及びテルピネオール，カルビトール或はアセテート等の
溶剤を所定量混合して得る。
には面抵抗で表わされる広い範囲の抵抗値で良好な温度
特性を持つ抵抗体を基板内部に基板と同時焼成によって
成形することができる。抵抗体としては，ガラス，Ｒｕ
Ｏ２系，ガラス−Ｂｉ２Ｒｕ２Ｏ７系或はＰｂ２Ｒｕ２
Ｏ６系等のパイロクロア型化合物からなるものを用い，
ガラスの割合を変えることによって，任意の抵抗値を得
ることができる。また，抵抗値の温度係数の調整を目的
としてＭｎＯ２，Ｓｂ２Ｏ３或はＦｅ２Ｏ３等の酸化物
やＡｇ，Ｐｔ或はＡｕの様な金属を２０ｗｔ％以下添加
する。これらの抵抗体を低温焼成セラミックス基板と同
時焼成するためには焼成過程での抵抗体と基板材料の収
縮の不一致や抵抗体に使用するガラスと基板材料に使用
するガラスの間に生じる成分の拡散や反応のような化学
変化によって生じるソリやブクを発生させないことが必
要である。このため本発明では，抵抗体に使用するガラ
スは基板材料に使用する組成範囲のガラスを使用する。
即ち，抵抗体に使用するガラスの組成範囲はＭＯ：１０
〜５５ｗｔ％，Ａｌ２Ｏ３：３０ｗｔ％以下，Ｓｉ
Ｏ２：４５〜７０ｗｔ％及びＢ２Ｏ３：３０ｗｔ％以
下，ただし，ＭＯ：ＣａＯ，ＭｇＯで，望ましくは基板
材料に使用するガラスと抵抗体に使用するガラスは全く
同一の組成のものが良い。また，抵抗体，特にガラスの
割合の大きい抵抗体から基板へのガラスの移動を防ぐた
めにアルミナを添加する。アルミナの添加割合はＲｕＯ
２，Ｂｉ２Ｒｕ２Ｏ７或はＰｂ２Ｒｕ２Ｏ６のようなパ
イロクロア型化合物とれ合計量が３５〜６０ｗｔ％であ
ることが望ましく，更に，温度特性の調整剤を１０ｗｔ
％以下添加する。しかるに，基板材料のガラス量と抵抗
体のガラス量が略等しくなり，ガラスは相互に移動する
ことはなく，抵抗値は安定する。また鉛系ガラスを使用
した場合，焼成の過程で還元雰囲気にさらされるとガラ
ス中のＰｂＯが還元されるため抵抗値が安定しないが，
本発明では，抵抗体に使用するガラスもＰｂＯを含まな
いため，ＰｂＯの還元による抵抗値の変化もない。低温
焼成セラミックス基板では，焼成前のグリーンシートに
バインダーや可塑剤として多量の有機物を含むので，こ
れらの有機物が焼成の過程で焼成する際，基板内部が還
元雰囲気になるので，安定な抵抗値を持つ抵抗体を得る
ためには，ＰｂＯを含まないガラスを使用することが特
に重要である。なお，本発明の抵抗体はペーストとして
使用するのが好ましく，抵抗体材料とエチルセルロース
・アセチルセルロース或はアクリル樹脂等の有機重合物
及びテルピネオール，カルビトール或はアセテート等の
溶剤を所定量混合して得る。
【０００９】また，図６は，本発明による抵抗体と鉛系
ガラスを使用した市販の２種の抵抗体Ａ，Ｂとの抵抗値
の変化を比較したものである。各抵抗体は，アルミナ基
板上に焼成されて形成されており，測定は焼成雰囲気
（Ｏ2 ，Ｎ2 ）で行われた。この測定結果から明らかな
様に，本発明の抵抗体の抵抗値はＯ2 ，Ｎ2 の濃度に関
係なく殆んど一定しているが比較例の抵抗体Ａ，Ｂはい
ずれもＯ2 濃度が低い時には高い抵抗値を示し，Ｏ2 濃
度が高くなるにつれて抵抗値が低下して安定していな
い。上述した様に，本発明の抵抗体の内蔵抵抗は安定し
ており抵抗値のバラツキは小さいが，更に高精度の抵抗
体が要求される場合には，表面層の次の第２層に抵抗体
を形成すればレーザートリミングにより更に高精度の抵
抗体を得ることができる。これは，本発明に使用した材
料が焼成後，アルミナ粒子，ガラスとアルミナとの反応
及びガラスの成分による結晶化により生成するアノーサ
イトやコージェライトの結晶質部分及びマトリックスを
形成するガラス部分の３相の構造を持ち，この構成のガ
ラスがレーザートリミングを可能にしているからであ
る。また，レーザートリミングを容易に行なわせるため
に表面層に接する絶縁層に限りアルミナの割合を２０wt
％まで下げても良い。この時，基板全体のアルミナを３
５wt％以下にすることは基板の強度上望ましくない。ま
た，ガラス成分にＣｒ2 Ｏ3 ，ＣｏＯ，Ｆｅ2 Ｏ3或は
ＮｉＯ等の着色成分を添加してレーザー光の吸収効率を
上げればレーザートリミングを更に容易に行なえる。な
お，この場合，表面層にレーザートリミングする面積だ
け第２層の抵抗体のために空ける必要があるが表面層に
電極及び抵抗体を形成するよりは大幅に高密度実装化を
図ることができる。
ガラスを使用した市販の２種の抵抗体Ａ，Ｂとの抵抗値
の変化を比較したものである。各抵抗体は，アルミナ基
板上に焼成されて形成されており，測定は焼成雰囲気
（Ｏ2 ，Ｎ2 ）で行われた。この測定結果から明らかな
様に，本発明の抵抗体の抵抗値はＯ2 ，Ｎ2 の濃度に関
係なく殆んど一定しているが比較例の抵抗体Ａ，Ｂはい
ずれもＯ2 濃度が低い時には高い抵抗値を示し，Ｏ2 濃
度が高くなるにつれて抵抗値が低下して安定していな
い。上述した様に，本発明の抵抗体の内蔵抵抗は安定し
ており抵抗値のバラツキは小さいが，更に高精度の抵抗
体が要求される場合には，表面層の次の第２層に抵抗体
を形成すればレーザートリミングにより更に高精度の抵
抗体を得ることができる。これは，本発明に使用した材
料が焼成後，アルミナ粒子，ガラスとアルミナとの反応
及びガラスの成分による結晶化により生成するアノーサ
イトやコージェライトの結晶質部分及びマトリックスを
形成するガラス部分の３相の構造を持ち，この構成のガ
ラスがレーザートリミングを可能にしているからであ
る。また，レーザートリミングを容易に行なわせるため
に表面層に接する絶縁層に限りアルミナの割合を２０wt
％まで下げても良い。この時，基板全体のアルミナを３
５wt％以下にすることは基板の強度上望ましくない。ま
た，ガラス成分にＣｒ2 Ｏ3 ，ＣｏＯ，Ｆｅ2 Ｏ3或は
ＮｉＯ等の着色成分を添加してレーザー光の吸収効率を
上げればレーザートリミングを更に容易に行なえる。な
お，この場合，表面層にレーザートリミングする面積だ
け第２層の抵抗体のために空ける必要があるが表面層に
電極及び抵抗体を形成するよりは大幅に高密度実装化を
図ることができる。
【００１０】図７は本発明の内蔵抵抗をレーザートリミ
ングした基板の拡大断面図である。本発明は低温焼成ピ
ングリッドアレイ（ＰＧＡ）或は低温焼成チップキャリ
ヤー，サーマルヘッド基板等にも適用できる。
ングした基板の拡大断面図である。本発明は低温焼成ピ
ングリッドアレイ（ＰＧＡ）或は低温焼成チップキャリ
ヤー，サーマルヘッド基板等にも適用できる。
【００１１】図８を参照して低温焼成ＰＧＡに実施した
実施例について説明する。まず，低温焼成基板用テープ
上にＩ／ＯピンＰ１とＬＳＩチップとのインターコネク
ション用パターン（図示せず）をＡｇを主体とする導体
ペーストＣ１を厚膜印刷法により形成する。また，もう
一枚の低温焼成基板用テープＴ２上にＬＳＩチップのダ
イボンヂングパッド（図示せず）をＡｕ又はＡｇ−Ｐｄ
厚膜ペーストにより形成する。前記のパターンを形成し
たテープＴ１に必要に応じてスルーホールＳ２を形成し
たグリーンテープＴ２を熱間圧着法により圧着して積層
化する。次に，テープＴ１の下面にリードロウ付部を形
成し，この積層体を大気中９００℃で焼成して２０８ピ
ンのピングリッドアレー（ＰＧＡ）用セラミック積層基
板を製作した。更に，４２合金（Ｎｉ−Ｃｏ−Ｆｅ），
４２６合金（Ｎｉ−Ｃｏ−Ｃｒ−Ｆｅ）或いはステンレ
ス（Ｎｉ−Ｃｒ−Ｆｅ）製のＩ／ＯピンＰ１をリードロ
ー付部に接着した。このとき，ピンＰ１にはＡｇメッキ
を施すことができる。したがって，以上の工程により製
作したＰＧＡは従来のアルミナ−Ｗ系のＰＧＡに比較し
て低コスト化が可能である。
実施例について説明する。まず，低温焼成基板用テープ
上にＩ／ＯピンＰ１とＬＳＩチップとのインターコネク
ション用パターン（図示せず）をＡｇを主体とする導体
ペーストＣ１を厚膜印刷法により形成する。また，もう
一枚の低温焼成基板用テープＴ２上にＬＳＩチップのダ
イボンヂングパッド（図示せず）をＡｕ又はＡｇ−Ｐｄ
厚膜ペーストにより形成する。前記のパターンを形成し
たテープＴ１に必要に応じてスルーホールＳ２を形成し
たグリーンテープＴ２を熱間圧着法により圧着して積層
化する。次に，テープＴ１の下面にリードロウ付部を形
成し，この積層体を大気中９００℃で焼成して２０８ピ
ンのピングリッドアレー（ＰＧＡ）用セラミック積層基
板を製作した。更に，４２合金（Ｎｉ−Ｃｏ−Ｆｅ），
４２６合金（Ｎｉ−Ｃｏ−Ｃｒ−Ｆｅ）或いはステンレ
ス（Ｎｉ−Ｃｒ−Ｆｅ）製のＩ／ＯピンＰ１をリードロ
ー付部に接着した。このとき，ピンＰ１にはＡｇメッキ
を施すことができる。したがって，以上の工程により製
作したＰＧＡは従来のアルミナ−Ｗ系のＰＧＡに比較し
て低コスト化が可能である。
【００１２】次に，図９を参照して低温焼成チップキャ
リヤーに実施した実施例を説明する。まず，低温焼成基
板用グリーンテープＴ１にＡｕ又はＡｇを主体とする導
体Ｃ1 を厚膜印刷法により形成し，併せて，ＬＳＩチッ
プのダイボデングパットＣ２をＡｕ又はＡｇ−Ｐｄ厚膜
ペーストにより形成する。前記のパターンを形成したテ
ープＴ１上にグリーンテープＴ２を熱間圧着法により積
層して積層体を形成する。積層後，側面電極Ｃ３をＡｇ
又はＡｇ−Ｐｄ厚膜により形成する。前記の工程により
成形した積層体を気中９００℃で焼成して４８ピンのチ
ップキャリヤーを作製した。本発明の実施例によるチッ
プキャリヤーは従来のアルミナ−Ｗ系で製作したチップ
キャリヤーに比較してメッキ工程が不要となり，電気メ
ッキ用の引出し線のためのデッドスペースも必要としな
い。従って，大型（２００mm□）で平坦な基板が得られ
るため，多面取りが可能となり，工程の短縮並びに大幅
なコスト低減が可能となる。
リヤーに実施した実施例を説明する。まず，低温焼成基
板用グリーンテープＴ１にＡｕ又はＡｇを主体とする導
体Ｃ1 を厚膜印刷法により形成し，併せて，ＬＳＩチッ
プのダイボデングパットＣ２をＡｕ又はＡｇ−Ｐｄ厚膜
ペーストにより形成する。前記のパターンを形成したテ
ープＴ１上にグリーンテープＴ２を熱間圧着法により積
層して積層体を形成する。積層後，側面電極Ｃ３をＡｇ
又はＡｇ−Ｐｄ厚膜により形成する。前記の工程により
成形した積層体を気中９００℃で焼成して４８ピンのチ
ップキャリヤーを作製した。本発明の実施例によるチッ
プキャリヤーは従来のアルミナ−Ｗ系で製作したチップ
キャリヤーに比較してメッキ工程が不要となり，電気メ
ッキ用の引出し線のためのデッドスペースも必要としな
い。従って，大型（２００mm□）で平坦な基板が得られ
るため，多面取りが可能となり，工程の短縮並びに大幅
なコスト低減が可能となる。
【００１３】
【発明の効果】本発明によれば，導通抵抗の低く比較的
安価なＡｇを基板内層に用いることが可能となり，民生
用或は一般産業用にも適用可能な高精能セラミックス基
板の提供が可能である。また，本発明の低温焼成セラミ
ックス基板は気中でも焼成可能であるから製作も容易に
行える。更に，高精度抵抗を内蔵して一体成形が可能で
あるから製作工程の短縮が可能であると共に実装密度も
高めることができる等の効果を有する。
安価なＡｇを基板内層に用いることが可能となり，民生
用或は一般産業用にも適用可能な高精能セラミックス基
板の提供が可能である。また，本発明の低温焼成セラミ
ックス基板は気中でも焼成可能であるから製作も容易に
行える。更に，高精度抵抗を内蔵して一体成形が可能で
あるから製作工程の短縮が可能であると共に実装密度も
高めることができる等の効果を有する。
【図１】本発明の製造方法を説明するための分解斜視図
である。
である。
【図２】本発明の製造方法によって製造されたセラミッ
クス基板の特性と，従来の基板の特性とを比較するため
の時間−絶縁抵抗線図である。
クス基板の特性と，従来の基板の特性とを比較するため
の時間−絶縁抵抗線図である。
【図３】本発明の製造方法によって製造されたセラミッ
クス基板と従来のセラミックス基板との特性を比較して
示す時間−絶縁抵抗線図である。
クス基板と従来のセラミックス基板との特性を比較して
示す時間−絶縁抵抗線図である。
【図４】本発明及び従来のセラミックス基板の製造工程
図である。
図である。
【図５】絶縁特性評価のための導体パターンの一例を示
す図である。
す図である。
【図６】本発明に係る抵抗体の抵抗値の変化を従来の抵
抗体の抵抗値の変化を比較して示す図である。
抗体の抵抗値の変化を比較して示す図である。
【図７】抵抗体のレーザートリミング断面図である。
【図８】本発明の製造方法により製造された低温焼成Ｐ
ＧＡの一例を示す断面図である。
ＧＡの一例を示す断面図である。
【図９】本発明の製造方法により製造された低温焼成チ
ップキャリヤーの一例を示す断面図である。
ップキャリヤーの一例を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/03 Ｌ 7011−4Ｅ
Claims (1)
- 【請求項１】 ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ
３系，ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系，Ｃ
ａＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２Ｏ３系の群
から選択された組成を有し，重量％でＭＯ：１０〜５５
ｗｔ％，Ａｌ２Ｏ３：３０ｗｔ％以下，ＳｉＯ２：４５
〜７５ｗｔ％，Ｂ２Ｏ３：３０ｗｔ％以下，（但し，Ｍ
Ｏ：ＣａＯ，ＭｇＯの少なくとも一種）からなるガラス
粉末とアルミナ粉末とを含み，その比が重量％でガラス
粉末が５０〜６５ｗｔ％で残部がアルミナ粉末とからな
る組成を有するセラミックスのテープを作成する工程
と，この工程で作成したテープに導通抵抗が１０ｍΩ／
□以下のＡｇを主体とする導体を印刷し，各シート間の
電気的に接合するためスルホール中に導通抵抗が１０ｍ
Ω／□以下のＡｇを主体とする導体を印刷する工程，前
記シートを多層化する工程と，多層化した成形体の最外
層部に導通抵抗が２０ｍΩ／□以上の耐マイグレーショ
ン性に優れたＡｇ−Ｐｄを主体とする導体を形成する工
程と，前記工程より成形した生成形体を熱圧着した後，
８００〜１０００℃で一体焼成し，セラミックス基板を
得る工程とよりなることを特徴とする低温焼成セラミッ
クス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3149203A JPH0691319B2 (ja) | 1985-05-30 | 1991-05-27 | 低温焼成セラミックス基板の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115225A JPS61274397A (ja) | 1985-05-30 | 1985-05-30 | 低温焼成セラミツクス基板及びその製造方法 |
| JP3149203A JPH0691319B2 (ja) | 1985-05-30 | 1991-05-27 | 低温焼成セラミックス基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115225A Division JPS61274397A (ja) | 1984-06-01 | 1985-05-30 | 低温焼成セラミツクス基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0582963A JPH0582963A (ja) | 1993-04-02 |
| JPH0691319B2 true JPH0691319B2 (ja) | 1994-11-14 |
Family
ID=26453783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3149203A Expired - Lifetime JPH0691319B2 (ja) | 1985-05-30 | 1991-05-27 | 低温焼成セラミックス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691319B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508488B2 (ja) * | 2001-08-29 | 2010-07-21 | 京セラ株式会社 | セラミック回路基板の製法 |
| JP4540297B2 (ja) * | 2003-02-25 | 2010-09-08 | 京セラ株式会社 | 低温焼成磁器組成物および低温焼成磁器並びに配線基板 |
-
1991
- 1991-05-27 JP JP3149203A patent/JPH0691319B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0582963A (ja) | 1993-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766010A (en) | Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers | |
| US4795670A (en) | Multilayer ceramic substrate with circuit patterns | |
| US5581876A (en) | Method of adhering green tape to a metal support substrate with a bonding glass | |
| US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
| KR900004379B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| EP1074524B1 (en) | Glass-ceramic composition, circuit substrate using the same and manufacture method thereof | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| KR100922079B1 (ko) | 다층 세라믹 기판 | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JPH0569319B2 (ja) | ||
| JPH0224038B2 (ja) | ||
| JPH0691319B2 (ja) | 低温焼成セラミックス基板の製造方法 | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JP2002043758A (ja) | 多層基板及びその製造方法 | |
| JPH0632384B2 (ja) | 積層セラミック基板の製造方法 | |
| JP4643778B2 (ja) | ガラスセラミック組成物を用いた回路基板及びその製造方法 | |
| JPH0834350B2 (ja) | セラミック多層配線基板 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JP3097878B2 (ja) | 多層回路基板 | |
| JPH04328207A (ja) | 導体組成物および配線基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH0467360B2 (ja) | ||
| JPS61170094A (ja) | セラミツク多層配線基板の製造法 | |
| JPS6253960B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19950704 |
|
| EXPY | Cancellation because of completion of term |