JPH0224038B2 - - Google Patents

Info

Publication number
JPH0224038B2
JPH0224038B2 JP60115225A JP11522585A JPH0224038B2 JP H0224038 B2 JPH0224038 B2 JP H0224038B2 JP 60115225 A JP60115225 A JP 60115225A JP 11522585 A JP11522585 A JP 11522585A JP H0224038 B2 JPH0224038 B2 JP H0224038B2
Authority
JP
Japan
Prior art keywords
conductor
low
cao
ceramic substrate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60115225A
Other languages
English (en)
Other versions
JPS61274397A (ja
Inventor
Susumu Nishigaki
Junzo Fukuda
Masashi Fukaya
Shinsuke Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP60115225A priority Critical patent/JPS61274397A/ja
Priority to US06/740,184 priority patent/US4650923A/en
Priority to GB08513777A priority patent/GB2162167B/en
Publication of JPS61274397A publication Critical patent/JPS61274397A/ja
Publication of JPH0224038B2 publication Critical patent/JPH0224038B2/ja
Priority to JP3149203A priority patent/JPH0691319B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は集積回路等を実装するために使用され
る低温焼成セラミツクス基板及びその製造方法に
関するものである。 (従来の技術とその問題点) 従来一般的に使用されているW又はMoを導体
とするアルミナ系の高温焼成多層基板に於ては、
アルミナの誘電率(ε=9.5)が高く、導電抵抗
(10〜15mΩ/□)も高いため、例えば超高速コ
ンピユータのマルチチツプマザーボードとして用
いる場合、信号伝播遅延時間が長く、超高速化の
障害となつている。 このために、従来の高温焼成基板に代わるもの
として導通抵抗の低い低温焼成基板の開発が進め
られており、すでに一、二発表された例もある。 しかし、従来の低温焼成セラミツクス基板は多
層導体として、Ag−Pd,Au,Ni,Cu等を用い
たものであり、以下に述べるような不具合があり
十分満足の行くものではなかつた。 即ち、Auを導体として多層化した低温焼成基
板では、Auの導通抵抗が2〜3mΩ/□と低く、
マイグレーシヨン性も少いため、これは性能的に
は優れている。 しかし、Auは非常に高価であるためAuを導体
として用いた低温焼成基板を民生用或は一般産業
用に用いるには経済的に無理があり特殊な用途に
限られている。 Cuを導体として多層化した低温焼成基板では、
製造工程においてCuを酸化させずに(300℃以
下)グリーンテープ中のバインダーを除去する必
要があるが、現在、300℃以下で分解又は酸化除
去され、かつグリーンテープにした時にテープに
強度と可塑性を付与できる有機バインダーが存在
しないと共に、Cuは空気中では酸化されるため、
還元雰囲気中で焼成しなければならない等の理由
から未だに実用化されていない。 また、Agは導通抵抗が2mΩ/□と低くこの
限りでは優れた導体である。ところが、通常低温
焼成基板としてはガラス系のものが用いられ、か
つ湿度下で純粋なAgはガラス中を容易にマイグ
レーシヨン(拡散)する性質があり、湿度下で電
圧を印加すると絶縁層の絶縁の劣化が起る。この
現象は特に気孔を有するガラス中で著じるしい。
従つて、従来、低温焼成基板においては純度の高
いAgは導体としては用いられず、Agの耐マイグ
レーシヨン性、耐湿性を改善したAg−Pd導体が
一般的に使用されている。 しかし、Pdは比抵抗が非常に高く、例えばAg
−20wt%Pdの導体抵抗は20mΩ/□と非常に高
くなり、導通抵抗を低くするという目的を達せら
れない。 更に、Niを導体として用いた場合、NiはAg−
20wt%Pd程には導通抵抗は高くはないもののW
或はMoと同様に10〜15mΩ/□と高い。 前記した様な理由から、従来の低温焼成セラミ
ツクス基板用の導体はいずれも経済上或は性能上
の理由等から民生用或は一般産業用のセラミツク
ス基板用として採用するためには難があつた。 また、従来の低温焼成基板に抵抗を形成する場
合、精度を要しない抵抗を同時焼成により内蔵し
た例は散見されるものの、これは抵抗値のバラツ
キが大きく、実用上の用途は限定されたものであ
り、精度の高い抵抗を形成する場合、一旦導体付
きの焼成基板を形成した後、厚膜法により市販の
抵抗体ペーストを用いて抵抗体を形成し、レーザ
ートリミングによつて抵抗値を調整する、所謂後
付け方法がとられており基板の製造工程が複雑と
なり、製造工程の合理化の障害となつていた。 (発明の目的) 本発明の目的は、導通抵抗の小さいAgを導体
として用い、気中でも低温焼成可能なセラミツク
ス基板及びその製造方法を提供すること。 また、本発明の他の目的は、多層導体と高精度
の内蔵抵抗とを同時に一体焼成可能な低温焼成セ
ラミツクス基板の製造方法を提供することにあ
る。 (発明の構成) 本発明によれば、セラミツクス基板をCaO−
Al2O3−SiO2系、CaO−Al2O3−SiO2−B2O3系、
MgO−Al2O3−SiO2−B2O3系及びCaO−MgO−
Al2O3−SiO2−B2O3系の群から選ばれ、重量%
でMO:10〜55wt%、Al2O3:0〜30wt%、
SiO2:45〜70wt%、B2O3:0〜30wt%(ただ
し、MO:CaO,MgO)からなるガラス粉末と
アルミナ粉末とからなり、その比が重量%でガラ
ス粉末が55〜65wt%で残部がアルミナ粉末とか
らなる組成を出発原料とし、セラミツクスのテー
プ作成工程と、この工程で作成したテープに導通
抵抗が10mΩ/□以下のAgを主体とする導体を
配設し、前記テープと同じ組成の絶縁ペーストを
介して多層化する工程と、多層化した成形体の最
外層部に導通抵抗が10mΩ/□以上望ましくは20
mΩ/□以上の耐マイグレーシヨン性に優れた
Ag−Pdを主体とする導体を形成する工程と、前
記工程により成形した生成形体を800〜1000℃の
低温で一体焼成するセラミツクス基板の製造方法
が得られる。 また、本発明では、前記した組成のセラミツク
スを出発原料として得られたセラミツクス基板
は、重量%でMO:5〜35.75wt%、Al2O3:35〜
65wt%、SiO2:22.5〜45.5wt%、B2O3:0〜
19.5wt%(ただし、MO:CaO,MgO)の組織
を有している。 更に、抵抗を内蔵する場合、生成形体の最外層
部直下に薄い印刷絶縁層を介して抵抗を内蔵して
一体成形する工程と一体焼成したセラミツクス基
板の絶縁層上部から抵抗のレーザートリミングを
行なう工程を付加して高精度の内蔵抵抗の一体焼
成を可能にしている。 (実施例) 以下、図面を参照して本発明を説明する。 第1図を参照すると、本発明の一実施例に係る
低温焼成セラミツクス基板が示されている。 まず、第1図を参照して印刷法による製造方法
について説明する。 本発明の低温焼成セラミツクスの材料はガラス
とアルミナ粉末の混合物で、ガラスとしては、
CaO−Al2O3−SiO2系、CaO−Al2O3−SiO2
B2O3系、MgO−Al2O3−SiO2−B2O3或はCaO−
MgO−Al2O3−SiO2系のガラスを用いる。 その出発原料の組成(重量%)は次の通りであ
る。 MO:10〜55wt%、Al2O3:0〜30wt% SiO2:45〜70wt%、B2O3:0〜30wt% ただし、MO:CaO,MgO そして、不純物としてNa2O+K2O:0〜5wt
%酸化鉛を除くその他の酸化物を0〜10wt%含
んでも良い。 上記の組成を有するガラス粉末50〜65wt%と
残りのアルミナ粉末からなる混合物をグリーンテ
ープ及び絶縁層用ペースト材料として用いて以下
に述べる工程により製造する。 第1工程: ベースとなるグリーンテープ上に
導通抵抗の小さい導体層を形成する工程 前記した組成を有するガラス粉末とアルミナ粉
末の混合物を用いて通常の方法により、スルーホ
ール2を有する700μm厚のグリーンテープ1を
作成し、これに導通抵抗が3mΩ/□のAg導体
3を印刷し乾燥する。 続いてグリーンテープ1と略同じ組成を有する
絶縁層ペーストを用いてビアホール5を有する絶
縁層4を印刷し、乾燥してHC−1層を形成す
る。 同様にして印刷積層法によつてHC−2,HC
−3,HC−4,HC−5及びHC−6層を形成す
る。 第2工程: 最上層部に部品搭載を主目的とし
た耐マイグレーシヨン性、耐環境性に優れた
導体層を形成する工程 第1工程で成形した成形体の最外層部にAg−
Pd系の導体6、例えばAg−20wt%Pdで面抵抗
(導通抵抗)20mΩ/□〜30mΩ/□の導体を印
刷し、乾燥して形成し、この電極間にRuO2を主
体とする抵抗ペーストを用い抵抗体7を印刷し、
乾燥して形成する。 この抵抗体7に絶縁層を被覆し、抵抗体集積面
R1層8を形成する。 第3工程:ターミナル電極を形成する工程 前述した一体化した印刷乾燥積層体の側面に
Ag−Pd系導体9を印刷し、乾燥して、上部又は
側面に出た端子電極9を積層体の下面に引出す。 第4工程:一体焼成する工程 前記の工程を経て成形した生成形体、即ち、生
状態の導体積層体、抵抗内蔵積層体を900℃の温
度で焼成する。 第5工程:抵抗体のレーザートリミングを行な
う工程 焼成後のセラミツクス基板に絶縁層を介して内
蔵されている抵抗体7の抵抗値を調整するための
レーザートリミングを行なう。 次に、第2図を参照して熱間圧着法による製造
方法の概略を説明する。 前述したと同様の組成を有するグリーンシート
を第2図に示す如く所望寸法に切断して成形した
3枚のシート10a,10b,10cを用意し、
VLSI用のプラグイン型パツケージモデルを作成
する。 第1シート10aには外部接続用ピンを植設す
るためのスルーホール11が設けられており、ス
ルーホール内導体として第2シート10b側から
Ag導体を印刷法により施し、第2シート10b
の反対側からAg−Pd導体を印刷法によつて施
す。このAg−Pd導体は外部接続用ピン(図示せ
ず)を半田付するための導体である。 また、第2シート10bにはビヤホール12を
設け、この第2シート10bにはビヤホール12
内、第3シート10c側の導体配線及び前記第1
シート10aのスルーホール11に設けた導体と
の接続が十分になされるようにAgペーストを印
刷すると共に、中央部には図示しないシリコンチ
ツプを載置する凹部形成用の角孔13を形成す
る。 更に、第3シート10cの中央部には、前記第
2シート10bの角孔13よりやや大きい角孔1
4を設ける。 このようにして形成した第1〜第3シート10
a,10b,10cの3枚のシートを公知の熱圧
着法により積層して900℃で焼成する。 前記した第1図及び第2図に示した方法により
成形したセラミツクスの組成は、重量%でMO:
5〜35.75wt%、Al2O3:35〜65wt%、SiO2
22.5〜45.5wt%、B2O3:0〜19.5wt%ただし、
MO:CaO,MgO、であつた。 次に本発明による低温焼成セラミツクス基板の
特性について従来のセラミツクス基板と比較しな
がら説明する。 第1表は前記した本発明のガラス組成及びガラ
スとアルミナとの混合割合の異なる5例の絶縁特
性を従来例と比較して現わしたものである。
【表】 *2 直流
また、第3図は65℃湿度95%の高温、高湿にさ
らした時間と絶縁抵抗との関係、同じく第4図は
絶縁耐圧との関係を示すもので、第5図に示す製
造工程により製造した本発明の低温同時焼成セラ
ミツクス基板aと、比較例として導体にAg−Pd
を使用した市販のHIC多層基板c及び本発明と同
じ材料を絶縁層とし、Ag100%を導体として使用
した導体層をアルミナ基板上に形成し絶縁層と導
体を同時焼成して得た多層基板dについて測定し
た測定結果を示すものである。 なお、この測定に使用した導体パターンはいず
れも第6図に示す様なパターンを使用し、基板の
構成は導体2層、絶縁層1層のものを使用し、絶
縁層の厚さは焼成後30μmになるように成形し
た。 また、この測定に使用した本発明の低温焼成セ
ラミツクス基板aについては表面導体層にも
Ag100%の導体を使用した。 以上の測定結果から明らかな通り、第5図a,
bの工程により製造した本発明の低温焼成セラミ
ツクス多層基板は内部導体にAg100%の導体を使
用しているにもかかわらず、第5図cの工程によ
り製造した従来のHIC多層基板に比較して層間絶
縁抵抗及び絶縁耐圧共に非常に良好な結果が得ら
れた。 また、第5図dの工程により製造した多層基板
は、前記した第5図cの製造工程により製造した
従来のHIC多層基板が絶縁性を向上させるために
導体や絶縁層を何回にも分けて焼成していたもの
を一回の焼成で済むように簡略化したものである
が、導体にAg100%を使用しているにもかかわら
ず、Ag−Pd導体を使用した従来のHIC多層基板
と同等若しくは、それ以上の絶縁特性を示した。
これは絶縁層材料に本発明の低温焼成用セラミツ
クス基板に使用したものと同じ材料を使用してい
るためと判断される。 更に、本発明の低温焼成セラミツクス基板には
面抵抗で表わされる広い範囲の抵抗値で良好な温
度特性を持つ抵抗体を基板内部に基板と同時焼成
によつて成形することができる。 抵抗体としては、ガラス−RuO2系、ガラス−
Bi2Ru2O7系或はPb2Ru2O6系等のパイロクロア型
化合物からなるものを用い、ガラスの割合を変え
ることによつて、任意の抵抗値を得ることができ
る。 また、抵抗値の温度係数の調整を目的として
MnO2,Sb2O3或はFe2O3等の酸化物やAg,Pt或
はAuの様な金属を0〜20wt%添加する。 これらの抵抗体を低温焼成セラミツクス基板と
同時焼成するためには焼成過程での抵抗体と基板
材料の収縮の不一致や抵抗体に使用するガラスと
基板材料に使用するガラスの間に生じる成分の拡
散や反応のような化学変化によつて生じるソリや
ブクを発生させないために本発明では、抵抗体に
使用するガラスは基板材料に使用する組成範囲の
ガラスを使用する。 即ち、抵抗体に使用するガラスの組成範囲は
MO:10〜55wt%、Al2O3:0〜30wt%、SiO2
45〜70wt%及びB2O3:0〜30wt%、ただし、
MO:CaO,MgOで、望ましくは基板材料に使
用するガラスと抵抗体に使用するガラスは全く同
一の組成のものが良い。 また、抵抗体、特にガラスの割合の大きい抵抗
体から基板へのガラスの移動を防ぐためにアルミ
ナを添加する。アルミナの添加割合はRuO2
Bi2Ru2O7或はPb2Ru2O6のようなパイロクロア型
化合物とれ合計量が35〜60wt%であることが望
ましく、更に、温度特性の調整剤を0〜10wt%
添加する。 しかるに、基板材料のガラス量と抵抗体のガラ
ス量が略等しくなり、ガラスは相互に移動するこ
とはなく、抵抗値は安定する。 また鉛系ガラスを使用した場合、焼成の過程で
還元雰囲気にさらされるとガラス中のPbOが還元
されるため抵抗値が安定しないが、本発明では、
抵抗体に使用するガラスもPbOを含まないため、
PbOの還元による抵抗値の変化もない。 低温焼成セラミツクス基板では、焼成前のグリ
ーンシートにバインダーや可塑剤として多量の有
機物を含むので、これらの有機物が焼成の過程で
燃焼する際、基板内部が還元雰囲気になるので、
安定な抵抗値を持つ抵抗体を得るためにはPbOを
含まないガラスを使用することが特に重要であ
る。 なお、本発明の抵抗体はペーストとして使用す
るのが好ましく、抵抗体材料とエチルセルロー
ス・アセテルセルロース或はアクリル樹脂等の有
機重合物及びテルピネオール、カルビトール或は
アセテート等の溶剤を所定量混合して得る。 第2表は本発明による抵抗体の組成と抵抗値と
の関係を示すものである。
【表】 *1 使用したガラスは表1 実施例
3に同じ
*2 添加割合はガラス+AlO+R
uOの合計量に対する外掛割合
また、第7図は、本発明による抵抗体Xと比較
例として鉛系ガラスを使用して市販の抵抗体2種
Y,Zをアルミナ基板上で焼成した抵抗体につい
て焼成雰囲気(O2,N2)と抵抗値の変化を測定
したものである。 この測定結果から明らかな様に、本発明の抵抗
体Xの抵抗値はO2,N2の濃度に関係なく殆んど
一定しているが比較例の抵抗体Y,Zはいずれも
O2濃度が低い時には高い抵抗値を示し、O2濃度
が高くなるにつれて抵抗値が低下して安定してい
ない。 上述した様に、本発明の抵抗体の内蔵抵抗は安
定しており抵抗値のバラツキは小さいが、更に高
精度の抵抗体が要求される場合には、表面層の次
の第2層に抵抗体を形成すればレーザートリミン
グにより更に高精度の抵抗体を得ることができ
る。 これは、本発明に使用した材料が焼成後、アル
ミナ粒子、ガラスとアルミナとの反応及びガラス
の成分による結晶化により生成するアノーサイト
やコージエライトの結晶質部分及びマトリツクス
を形成するガラス部分の3相の構造を持ち、この
構成のガラスがレーザートリミングを可能にして
いるからである。 また、レーザートリミングを容易に行なわせる
ために表面層に接する絶縁層に限りアルミナの割
合を20wt%まで下げても良い。この時、基板全
体のアルミナを35wt%以下にすることは基板の
強度上望ましくない。 また、ガラス成分にCr2O3,CoO,Fe2O3或は
NiO等の着色成分を添加してレーザー光の吸収効
率を上げればレーザートリミングを更に容易に行
なえる。 なお、この場合、表面層にレーザートリミング
する面積だけ第2層の抵抗体のために空ける必要
があるが表面層に電極及び抵抗体を形成するより
は大幅に高密度実装化を図ることができる。 第8図は本発明の内蔵抵抗をレーザートリミン
グした基板の拡大写真である。 本発明は低温焼成ピングリツドアレイ(PGA)
或は低温焼成チツプキヤリヤー、サーマルヘツド
基板等にも適用できる。 第9図を参照して低温焼成PGAに実施した実
施例について説明する。 まず、低温焼成基板用テープ上にI/OピンP
1とLSIチツプとのインターコネクシヨン用パタ
ーン(図示せず)をAgを主体とする導体ペース
トC1を厚膜印刷法により形成する。 また、もう一枚の低温焼成基板用テープT2
にLSIチツプのダイボンヂングパツド(図示せ
ず)をAu又はAg−Pd厚膜ペーストにより形成す
る。 前記のパターンを形成したテープT1に必要に
応じてスルーホールS2を形成したグリーンテープ
T2を熱間圧着法により圧着して積層化する。 次に、テープT1の下面にリードロウ付部を形
成し、この積層体を大気中900℃で焼成して208ピ
ンのピングリツドアレー(PGA)用セラミツク
積層基板を製作した。更に、42合金(Ni−Co−
Fe)、426合金(Ni−Co−Cr−Fe)或いはステン
レス(Ni−Cr−Fe)製のI/OピンP1をリー
ドロー付部に接着した。このとき、ピンP1には
Agメツキを施すことができる。 したがつて、以上の工程により製作したPGA
は従来のアルミナ−W系のPGAに比較して低コ
スト化が可能である。 次に第10図を参照して低温焼成チツプキヤリ
ーに実施した実施例を説明する。 まず、低温焼成基板用グリーンテープT1に
Au又はAgを主体とする導体C1を厚膜印刷法に
より形成し、併せて、LSIチツプのダイボングパ
ツトC2をAu又はAg−Pd厚膜ペーストにより形
成する。 前記のパターンを形成したテープT1上にグリ
ーンテープT2を熱間圧着法により積層して積層
体を成形する。 積層後、側面電極C3をAg又はAg−Pd厚膜に
より形成する。 前記の工程により成形した積層体を気中900℃
で焼成して48ピンのチツプキヤリヤを作成した。 本実施例によるチツプキヤリヤーは従来のアル
ミナ−W系で製作したチツプキヤリヤーに比較し
てメツキ工程が不要となり、電気メツキ用の引出
し線のためのデツドスペースも必要としない。 従つて、大型(200mm□)で平坦な基板が得ら
れるため、多面取りが可能となり、工程の短縮並
びに大幅なコスト低減が可能となる。 (発明の効果) 本発明によれば、導通抵抗の低く比較的安価な
Agを基板内層に用いることが可能となり、民生
用或は一般産業用にも適用可能な高精能セラミツ
クス基板の提供が可能である。 また、本発明の低温焼成セラミツクス基板は気
中でも焼成可能であるから製作も容易に行える。 更に、高精度抵抗を内蔵して一体成形が可能で
あるから製作工程の短縮が可能であると共に実装
密度も高めることができる等の効果を有する。
【図面の簡単な説明】
第1図は本発明の低温焼成セラミツクス基板の
一例を示す断面図、第2図は同他の例を示す分解
斜視図、第3図は、時間−絶縁抵抗線図、第4図
は、時間−耐圧線図、第5図は、本発明及び従来
のセラミツクス基板の製造工程図、第6図は絶縁
特性評価のための導体パターンの一例を示す図、
第7図は抵抗値−雰囲気線図、第8図は抵抗体の
レザートリミング断面図、第9図は本発明を低温
焼成PGAに実施した一例を示す断面図、第10
図は同低温焼成チツプキヤリヤに実施した一例を
示す断面図である。

Claims (1)

  1. 【特許請求の範囲】 1 800〜1000℃で焼成可能な低温焼成セラミツ
    クスであつて、組成としてCaO−SiO2−Al2O3
    CaO−SiO2−B2O3,MgO−SiO2−Al2O3
    B2O3,CaO−MgO−SiO2−Al2O3−B2O3の群か
    ら選択された組成を有し、 内部導体としてAg主体の導体を設置し、表面
    にはAg−Pdを主体とし導通抵抗が前記内部導体
    より高い耐マイグレーシヨン性のすぐれた導体を
    配置したことを特徴とする低温焼成セラミツクス
    基板。 2 セラミツクスのテープ作成工程と、この工程
    で作成したテープに導体抵抗が10mΩ/□以下の
    Agを主体とする導体を配設し、前記テープと同
    じ組成の絶縁ペーストを介して多層化する工程
    と、多層化した成形体の最外層部に導通抵抗が20
    mΩ/□以上の耐マイグレーシヨン性に優れた
    Ag−Pdを主体とする導体を形成する工程と、前
    記工程より成形した生成形体を800〜1000℃で一
    体焼成する工程とよりなる低温焼成セラミツクス
    基板の製造方法。 3 特許請求の範囲第2項において、セラミツク
    ス基板がCaO−Al2O3−SiO2系、CaO−Al2O3
    SiO2−B2O3系、MgO−Al2O3−SiO2−B2O3系及
    びCaO−MgO−Al2O3−SiO2−B2O3系の群から
    選択され、重量%でMO:10〜55wt%、Al2O3
    0〜30wt%、SiO2:45〜75wt%、B2O3:0〜
    30wt%(ただし、M0:CaO,MgO)からなる
    ガラス粉末とアルミナ粉末とを含み、その比が重
    量%でガラス粉末が50〜65wt%で残部がアルミ
    ナ粉末とからなる組成を出発原料とする低温焼成
    セラミツクス基板の製造方法。 4 特許請求の範囲第3項において、生成形体の
    最外層部直下に薄い印刷絶縁層を介して抵抗を内
    蔵して一体焼成する工程と、一体焼成したセラミ
    ツクス基板の絶縁層上部から抵抗のレーザートリ
    ミングを行う工程よりなる低温焼成セラミツクス
    基板の製造方法。
JP60115225A 1984-06-01 1985-05-30 低温焼成セラミツクス基板及びその製造方法 Granted JPS61274397A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60115225A JPS61274397A (ja) 1985-05-30 1985-05-30 低温焼成セラミツクス基板及びその製造方法
US06/740,184 US4650923A (en) 1984-06-01 1985-05-31 Ceramic article having a high moisture proof
GB08513777A GB2162167B (en) 1984-06-01 1985-05-31 Ceramic substrate material
JP3149203A JPH0691319B2 (ja) 1985-05-30 1991-05-27 低温焼成セラミックス基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60115225A JPS61274397A (ja) 1985-05-30 1985-05-30 低温焼成セラミツクス基板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3149203A Division JPH0691319B2 (ja) 1985-05-30 1991-05-27 低温焼成セラミックス基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61274397A JPS61274397A (ja) 1986-12-04
JPH0224038B2 true JPH0224038B2 (ja) 1990-05-28

Family

ID=14657450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60115225A Granted JPS61274397A (ja) 1984-06-01 1985-05-30 低温焼成セラミツクス基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPS61274397A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171943A (ja) * 1986-01-23 1987-07-28 Matsushita Electric Works Ltd ガラス粉末焼結体
JPH01251688A (ja) * 1988-03-31 1989-10-06 Ngk Insulators Ltd 配線基板
JPH0691323B2 (ja) * 1989-02-25 1994-11-14 大陽誘電株式会社 低温焼成型セラミック多層配線基板
US5028473A (en) * 1989-10-02 1991-07-02 Hughes Aircraft Company Three dimensional microcircuit structure and process for fabricating the same from ceramic tape
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JP4576660B2 (ja) * 2000-03-28 2010-11-10 株式会社村田製作所 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ
JP5733723B2 (ja) * 2011-09-27 2015-06-10 岡本硝子株式会社 無鉛白色ガラスセラミックス基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106001A (en) * 1980-12-23 1982-07-01 Tdk Electronics Co Ltd Laminated chip resistor
JPS58204870A (ja) * 1982-05-24 1983-11-29 富士通株式会社 ガラス・セラミツク組成物
JPS5922399A (ja) * 1982-07-29 1984-02-04 ソニー株式会社 プリント基板収納装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106001A (en) * 1980-12-23 1982-07-01 Tdk Electronics Co Ltd Laminated chip resistor
JPS58204870A (ja) * 1982-05-24 1983-11-29 富士通株式会社 ガラス・セラミツク組成物
JPS5922399A (ja) * 1982-07-29 1984-02-04 ソニー株式会社 プリント基板収納装置

Also Published As

Publication number Publication date
JPS61274397A (ja) 1986-12-04

Similar Documents

Publication Publication Date Title
US4650923A (en) Ceramic article having a high moisture proof
US4649125A (en) Ceramic composition for dielectrics
US4464420A (en) Ceramic multilayer circuit board and a process for manufacturing the same
KR100306554B1 (ko) 후막저항체및그의제조방법
KR900004379B1 (ko) 세라믹 다층기판 및 그 제조방법
JPH01231398A (ja) セラミック多層配線基板とその製造方法
EP1074524B1 (en) Glass-ceramic composition, circuit substrate using the same and manufacture method thereof
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP3944791B2 (ja) セラミック多層プリント回路基板
JPH0224038B2 (ja)
US5955938A (en) RuO2 resistor paste, substrate and overcoat system
JPH0582963A (ja) 低温焼成セラミツクス基板の製造方法
JPS63122295A (ja) 電子部品内蔵多層セラミツク基板
JPS62250626A (ja) 厚膜コンデンサおよびその製造方法
JP4548050B2 (ja) セラミック多層基板
JPH04328207A (ja) 導体組成物および配線基板
JP3093602B2 (ja) セラミック回路基板の製造方法
JPS63169798A (ja) 電子部品内蔵多層セラミツク基板
JPH05267815A (ja) セラミックス配線基板及びその製造方法
JPH0213478B2 (ja)
JPH02273986A (ja) 厚膜回路基板
JPS60167496A (ja) 厚膜多層回路基板の製造方法
JPS61171198A (ja) セラミツク多層配線基板の製造法
JPS60165795A (ja) 多層基板およびその製造方法
JPH0213955B2 (ja)

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term