JPS6252947B2 - - Google Patents

Info

Publication number
JPS6252947B2
JPS6252947B2 JP14630180A JP14630180A JPS6252947B2 JP S6252947 B2 JPS6252947 B2 JP S6252947B2 JP 14630180 A JP14630180 A JP 14630180A JP 14630180 A JP14630180 A JP 14630180A JP S6252947 B2 JPS6252947 B2 JP S6252947B2
Authority
JP
Japan
Prior art keywords
plating
copper foil
finger
resist
device hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14630180A
Other languages
English (en)
Other versions
JPS5771159A (en
Inventor
Yoshihiro Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP14630180A priority Critical patent/JPS5771159A/ja
Publication of JPS5771159A publication Critical patent/JPS5771159A/ja
Publication of JPS6252947B2 publication Critical patent/JPS6252947B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49572Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、フレキシブル・プリテツド・サーキ
ツト(以下FPCと略記)の異種メツキ法に関す
るものである。近年テープキヤリアシステムの普
及に伴い、FPCに、ボンデイングに必要なメツ
キと異種メツキ、たとえば、表示セルの接続用パ
ターン等には、Auメツキが、信頼性の観点か
ら、要求される事が多くなつてきている。しかし
ながら、上記異種メツキを行うためのいわゆる部
分メツキの内でも、機械マスク法とか、モジユー
ルマスク法は、機械装置が複雑でさらに、メツキ
と異種メツキの部分輪郭が高精度に得られない事
及び、メツキ液流によるフインガーの破損の恐れ
等の欠点があるため、メツキレジストをマスクに
使用するいわゆるケミカルマスク法が採用されて
いる。しかしながら、ケミカルマスク法に於て
も、フインガー部分に、メツキレジストを厚塗り
する事が要求され、厚塗りする事の問題点が種々
のトラブルを通して明らかになつてきた。上記ケ
ミカルマスク法に於いては、殆んどの場合、スク
リーン印刷で、メツキレジストを、フインガーの
表裏に印刷するのだが、表裏2回にわたつて、ス
クリーン印刷する事自体が、工程数の点からも、
又、フインガーに印刷圧力が加わる点からも不良
率を上げる事が問題となつてきた。加えて、メツ
キ液が侵透しない厚みに、メツキレジストを十分
な厚さに印刷する事も、スクリーン印刷に於て
は、200μ以上の厚印刷は、1回では限度であ
り、メツキ液の種類に依つては、400μ厚のレジ
ストも必要である。しかも、逆に、メツキレジス
トが十分に、厚くて、強固であればある程レジス
ト剥離工程が困難となつて来る。本発明は、これ
らの問題点を解決せんとするもので、メツキレジ
スト塗布に於ける画期的な、手法を提供するもの
である。以下図面に従つて、詳細に説明する。第
1図は、完成FPCの断面を示すもので、ベース
フイルム3に銅箔1を接着層2で固着しており、
銅箔部1は、フインガー部1aと他部1bとボン
デイング部1cに区別される。一般のFPCに於
いては、フインガー部1a及びボンデイング部1
cには、錫メツキがなされて、他部1b及び第2
図1dには、金メツキが要求される。フインガー
部1aは30μ程度の厚みの銅箔1が60〓〜80〓の
幅で50個から80個枝状にエツチングされていてそ
の機械的強度を期待することは、困難である。第
2図は、従来のメツキレジスト5をスクリーン印
刷によつて、厚塗りした状態を示す断面図である
が、銅箔1の表面にメツキレジスト5を印刷する
事と、ベースフイルム3側に、メツキレジスト
5′を印刷する事が必要である。第2図に於い
て、メツキレジスト5及び5′を塗られていない
銅箔部の全てに次の金メツキ工程に於いて金が電
解メツキされる。メツキレジストは一般に200μ
以上必要で、特にフインガー裏面1cがボンデイ
ング部である場合には、第2図に於いて、ベース
フイルム3側のメツキレジスト5′は、特に十分
な厚さが要求され、デバイスホール4内にも十分
にメツキレジストを充填して、フインガー裏面1
cを保護する事が必要である。従つて従来は、表
面側スクリーン印刷1回と、ベースフイルム側
は、2度印刷を行つており、印刷工数の増加と、
印刷圧力によるフインガーの曲り、及びボンデイ
ング性の劣化等の欠点があつた。本発明に於いて
は、第3図に示す如く、先ずベースフイルム3
側、いわゆるFPCの裏面側に、耐メツキ液性の
裏打フイルム9をラミネートで裏打してデバイス
ホール4の片面を封止し、しかる後に、メツキレ
ジスト5を、フインガー部にスクリーン印刷し
て、デバイスホール4内にメツキレジスト5を充
填し、フインガー部の保護を行つた。本実施例で
は、スクリーン印刷の回数は1度である。又他の
充填方法としては、第3図に於いて、メツキレジ
スト5を、デイスペンサーに依るポツテイング法
で、デバイスホール4内に充分充填させる事がで
きる。この実施例では、スクリーン印刷は不要で
ある。従つて、フインガー部に印刷圧力が加わる
事がなくフインガー破損する事がない。次に、第
3図に於いて、ベースフイルム3にラミネートす
る裏打フイルム6は、メツキ液に耐えるフイルム
例えば、ルミラーとか、ポリエステルとか、ポリ
イミドとか、エポキシ系のフイルムであり、第3
図に示す如く、銅箔1の裏面1dにメツキが必要
な場合は、裏打フイルム6は、1aに相当する部
分は、予め、パンチングで打抜かれていればよ
い。裏打フイルム6の他の材質としては、メツキ
レジストに一般的に使用されているドライフイル
ムであつてもよい。但しその場合には、第3図に
示す銅箔裏面1dに対応する裏打フイルム6の部
分は、露光と現像に於いて、除去される事が必要
である。以上の説明で明きらかな如く、本発明に
よれば、フインガーを有する回路基板、いわゆる
FPCの異種メツキ工程に於いて、メツキレジス
トをスクリーン印刷で厚塗りする事が不要で、し
かもスクリーン印刷すらも、ポツチイングに代替
出来て、機械的強度の弱い、フインガー部分に印
刷圧力を附加する危険を除去できる。本発明に依
る裏打フイルムラミネート法は、異種メツキのケ
ミカルマスク法に於ける工程削減と、ボンデイン
グの信頼性向上に、寄与する事多大である。
【図面の簡単な説明】
第1図は、FPCの完成状態を示す断面図、第
2図は、従来のケミカルマスク法に於いて、メツ
キレジストが厚塗りされる状態を示すFPCの断
面図、第3図は、本発明の実施例を示すFPCの
断面図である。 1……銅箔、1a……フインガー部、1b……
異種メツキされる銅箔部、2……接着層、3……
ベースフイルム、5……メツキレジスト、6……
裏打フイルム。

Claims (1)

    【特許請求の範囲】
  1. 1 デバイスホールを有する樹脂基板に銅箔をラ
    ミネートしたのち、前記デバイスホール部の銅箔
    をフインガー形成するとともに、該フインガー部
    と、フインガー部以外の銅箔部とにそれぞれ異種
    金属のメツキを施す回路基板の異種メツキ方法に
    於て、デバイスホールの片面を耐メツキ液性フイ
    ルムをラミネートして封止するとともにデバイス
    ホール内にメツキレジストを充填してフインガー
    部を保護することによりフインガー部以外の銅箔
    部のメツキを行うことを特徴とする回路基板の異
    種メツキ方法。
JP14630180A 1980-10-21 1980-10-21 Heterogeneous electroplating method for circuit substrate Granted JPS5771159A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14630180A JPS5771159A (en) 1980-10-21 1980-10-21 Heterogeneous electroplating method for circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14630180A JPS5771159A (en) 1980-10-21 1980-10-21 Heterogeneous electroplating method for circuit substrate

Publications (2)

Publication Number Publication Date
JPS5771159A JPS5771159A (en) 1982-05-01
JPS6252947B2 true JPS6252947B2 (ja) 1987-11-07

Family

ID=15404578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14630180A Granted JPS5771159A (en) 1980-10-21 1980-10-21 Heterogeneous electroplating method for circuit substrate

Country Status (1)

Country Link
JP (1) JPS5771159A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235675A1 (de) * 1982-09-27 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von halbleiterchip-filmtraegern
EP0233201A4 (en) * 1985-08-08 1987-11-30 Macdermid Inc METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARDS.

Also Published As

Publication number Publication date
JPS5771159A (en) 1982-05-01

Similar Documents

Publication Publication Date Title
JPH1022645A (ja) キャビティ付きプリント配線板の製造方法
JP3341311B2 (ja) フレキシブル配線板およびその製造方法
US3960561A (en) Method for making electrical lead frame devices
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JPS6127697A (ja) 片面プリント配線基板とその製造法
JPS6252947B2 (ja)
US6007729A (en) Carrier tape and manufacturing method of said carrier tape
JPS61212089A (ja) プリント配線基板
JP3624512B2 (ja) 電子部品搭載用基板の製造方法
JP3187767B2 (ja) フィルムキャリアテープ
JPH0673391B2 (ja) フレキシブル両面回路基板の製造方法
JPH10126056A (ja) プリント配線基板の製造方法
JP3808226B2 (ja) 電子部品実装用フィルムキャリアテープ
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JPS6225491A (ja) 印刷配線板の製法
JPS61284991A (ja) アルミニウム/銅複合箔張基板の回路形成法
JP2957747B2 (ja) 回路部品搭載用端子を備えた回路基板の製造法
JP3197929B2 (ja) 多層プリント配線板の製造方法
JPH0373593A (ja) フレキシブルプリント配線板の製造方法
JPS58162092A (ja) 硬質板付きフレキシブル印刷配線板の製造方法
JPS6074596A (ja) 電子部品搭載基板の製造方法
JPH04144191A (ja) クリームはんだ印刷用メタルマスク
JPH01278798A (ja) リジッドフレキシブル配線板の製造方法
JPS60208895A (ja) プリント配線板の製造方法
JP2002329754A (ja) テープキャリアの製造方法