JPS6252901B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、割り込み機能を有するマイクロコン
ピユータのプログラムデバツグが容易に行ない得
る割り込み制御回路に関するものである。

半導体集積回路技術の発展に支えられて、マイ
クロコンピユータは、益々高機能となり、又量産
効果による価格低下と相俟つて、広範囲な製品に
応用されているが、マイクロコンピユータ応用製
品開発時の最大の課題は、プログラム開発を短期
間に信頼性よく行なう方法を確立することであ
る。特に、割り込み理を含むリアルタイムプログ
ラム開発時に、通常次のような問題が生ずる。

プログラムデバツク中には、マイクロコンピユ
ータは通常の命令実行モードの他に、シングルス
テツプ動作や一時停止モードが使用される。

このとき、外部よりの割り込み要求や、マイク
ロコンピユータに内蔵されるタイマによる割り込
み要求は、プログラムデバツグモード時にも、通
常の命令実行時と同様に発生するため、プログラ
ムデバツクが困難なものとなる。

本発明の目的は、このような問題を解決するた
め、割り込み機能を有するマイクロコンピユータ
のプログラムデバツグを容易に行なえる割り込み
制御回路を提供することである。

次に、本発明の割り込み制御回路を実施例に基
づいて説明する。

第１図は、本発明による割り込み制御回路の一
構成実施例である。図において、１は割り込み許
可フラツグであり、プログラム実行制御部よりの
制御信号である割り込み許可フラツグセツト信
号、及び割り込み許可フラツグリセツト信号がそ
れぞれ信号線１１，１２を介して印加される。２
は割り込み要求フラツグであり、通常の命令実行
時には、割り込み要求フラツグセツト信号、及び
割り込み要求フラツグリセツト信号が、それぞれ
信号線１３，１４を介して印加される。

割り込み要求フラツグセツト信号は、外部割り
込み入力や、タイマオーバフロー等の割り込み等
の要因から発せられる。勿論この時、割り込み許
可フラツグと割り込み要求フラツグは、各割り込
み要因毎に設けられる。この実施例では、単一の
割り込み要求に対する処理回路を示すものであ
る。

割り込み要求フラツグリセツト信号は、プログ
ラム実行制御部よりの制御信号であり、割り込み
処理開始時に生成される。また、割り込み要求フ
ラツグセツト命令を有するマイクロコンピユータ
もある。

信号線１７には、プログラムデバツグモード時
に１となるモニタモード信号が印加され、通常の
命令実行時には０となる。

そこで、通常の命令実行時には、割り込み許可
フラツグ１と割り込み要求フラツグ２の内容をゲ
ート９でアンドし、その結果が、１０のオア回路
を経て信号線２０から割り込み処理開始制御信号
として、プログラム実行制御部へ送られ、割り込
み処理が開始される。

次に、プログラムデバツグモード時の動作を説
明する。プログラムデバツグモード時には、アン
ドゲート３，４，８及びナンドゲート７が有効と
なる。

信号線１５には、デバツグモード時に有効な割
り込み要求フラツグ２のセツト信号が印加され、
信号線１６には、リセツト信号が印加される。

信号線１８に印加される信号によつて、割り込
み許可フラツグ１及び割り込み要求フラツグ２の
状態に拘らず、割り込み処理開始制御信号を無効
にすることが可能であり、又、信号線１９に印加
される信号によつて、割り込み許可フラツグ及び
割り込み要求フラツグの状態に拘らず、割り込み
処理開始制御信号を有効にすることができる。

なお、信号線１５，１６，１８，１９に印加さ
れる信号は、マイクロコンピユータの外部端子か
ら与えることも可能であり、又マイクロコンピユ
ータ中に専用の制御レジスタを有せしめ、レジス
タの内容を信号線１５，１６，１８，１９に印加
することも可能である。

以上述べた機能を有する割り込み制御回路によ
つて、プログラムデバツグ中における割り込みの
制御が、本来の割り込み要因とは無関係に可能と
なる。たとえば、プログラムデバツグ中に、割り
込み処理開始を一時保留させたり、あるいは、任
意のタイミングで割り込み処理を開始することが
できる。また、割り込み要求フラツグも、実行プ
ログラムとは無関係に操作可能である。

割り込み要求は、プログラムの実行とは独立に
生ずることにより、プログラムデバツグが困難で
あつたわけであるが、本発明の割り込み制御回路
を採用することにより、割り込み処理開始信号を
デバツグの都合のよいように制御できるため、割
り込み処理を含むプログラムデバツグは非常に容
易となる。

【図面の簡単な説明】

図は本発明による割り込み制御回路の一実施例
を示すブロツク図である。 １……割り込み許可フラツグ、２……割り込み
要求フラツグ、３，４，８，９……アンド回路、
５，６，１０…オア回路、７……ナンド回路。

Claims (1)

1. 【特許請求の範囲】 １ 割り込み要求フラツグ及び割り込み要求フラ
   ツグがセツトされているとき、プログラム制御部
   への割り込み処理開始要求信号を有効とする割り
   込み有効フラツグを有し、かつ動作モードとして
   命令実行モードとプログラムデバツグモードを有
   するマイクロコンピユータにおいてプログラムデ
   バツグモード時にのみ有効となる、 (イ) 割り込み要求フラツグをセツト、およびリセ
   ツトする手段、 (ロ) 割り込み処理開始信号の生成を禁止する手
   段、 (ハ) 割り込み要求フラツグ及び割り込み許可フラ
   ツグの状態に拘らず、割り込み処理開始信号を
   生成する手段、 の少くとも１つを有し、かつ前記プログラムデバ
   ツグ時のモードを指定制御する手段を有すること
   を特徴とするマイクロコンピユータの割り込み制
   御回路。 ２ 前記(イ)、(ロ)、(ハ)の制御モードを、入力端子よ
   りの印加信号により指定制御することを特徴とす
   る特許請求の範囲第１項記載の割り込み制御回
   路。 ３ 前記(イ)、(ロ)、(ハ)の制御モードを、専用の内部
   レジスタによつて指定制御することを特徴とする
   特許請求の範囲第１項記載の割り込み制御回路。