JPS6251822A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS6251822A JPS6251822A JP19242985A JP19242985A JPS6251822A JP S6251822 A JPS6251822 A JP S6251822A JP 19242985 A JP19242985 A JP 19242985A JP 19242985 A JP19242985 A JP 19242985A JP S6251822 A JPS6251822 A JP S6251822A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- rom
- integrator
- output
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばディジタル音響機器の音声入力部に用
いられるデルタ変調型アナログ−ディジタル変換器のデ
ルタ変調信号−パルス符号変調信号の変換部に用いられ
るディジタルフィルタに関するものである。
いられるデルタ変調型アナログ−ディジタル変換器のデ
ルタ変調信号−パルス符号変調信号の変換部に用いられ
るディジタルフィルタに関するものである。
従来の技術
近年のディジタル技術の進歩により、民生用機器にもデ
ィジタルが導入されつつある。しかし入出力部、即ちア
ナログ−ディジタル変換装置及びディジタル−アナログ
変換装置は依然として高価なものであり、民生用機器の
ディジタル化に対し大きな障害となっている。
ィジタルが導入されつつある。しかし入出力部、即ちア
ナログ−ディジタル変換装置及びディジタル−アナログ
変換装置は依然として高価なものであり、民生用機器の
ディジタル化に対し大きな障害となっている。
そのなかでデルタ変調方式を用いたアナログ−ディジタ
ル変換装置が注目されている。（例えば「ディジタルフ
ィルタを用いたΔＭ／ＤＰＣＭ 符号変換によるＴＶ信
号の符号化」通信方式研資料Ｃ８７０−９０（１９７０
−１２） ）以下、図面を参照しながら前述したような
従来のディジタルフィルタについて説明を行う。
ル変換装置が注目されている。（例えば「ディジタルフ
ィルタを用いたΔＭ／ＤＰＣＭ 符号変換によるＴＶ信
号の符号化」通信方式研資料Ｃ８７０−９０（１９７０
−１２） ）以下、図面を参照しながら前述したような
従来のディジタルフィルタについて説明を行う。
第２図は従来のディジタルフィルタを示すものである。
第２図において１１はデルタ変調信号の入力端子、１２
は入力からＲ／ ２段目と３Ｒ７２段目に引き出し線を
持つ２Ｒ段の第一のシフトレジスタ、１３ａ、１３ｂ、
１３ｃ、１３ｄはそれぞれ−１゜５、−６．１の係数を
持つ乗算器、１４は４つの入力を持つ加算器、１６はＲ
段の第二のシフトレジスタ、１６は減算器、１７は第一
の積分器、１８は第二の積分器、１９は出力端子である
。
は入力からＲ／ ２段目と３Ｒ７２段目に引き出し線を
持つ２Ｒ段の第一のシフトレジスタ、１３ａ、１３ｂ、
１３ｃ、１３ｄはそれぞれ−１゜５、−６．１の係数を
持つ乗算器、１４は４つの入力を持つ加算器、１６はＲ
段の第二のシフトレジスタ、１６は減算器、１７は第一
の積分器、１８は第二の積分器、１９は出力端子である
。
入力端子１は第一のシフトレジスタ２の入力に接続され
、入力端子１、シフトレジスタ２のＲ７２段目の引き出
し線１２ｂ１シフトレジスタ２の３Ｒ／２段目の引き出
し線１２０，２Ｒ段目の出力１２ｄはそれぞれ乗算器１
３ａ、１３ｂ。
、入力端子１、シフトレジスタ２のＲ７２段目の引き出
し線１２ｂ１シフトレジスタ２の３Ｒ／２段目の引き出
し線１２０，２Ｒ段目の出力１２ｄはそれぞれ乗算器１
３ａ、１３ｂ。
１３０ 、１３ｄを介して加算器１４に入力され、加算
器１４の出力は第二のシフトレジスタ１５に入力される
と共に減算器１６のマイナス側端子に接続され、減算器
１６のプラス側入力端子に第二のシフトレジスタ１５の
出力が接続される。前記減算器１６の出力は第一の積分
器１７を介しさらに第二の積分器１８を介して出力端子
１９に接続される。
器１４の出力は第二のシフトレジスタ１５に入力される
と共に減算器１６のマイナス側端子に接続され、減算器
１６のプラス側入力端子に第二のシフトレジスタ１５の
出力が接続される。前記減算器１６の出力は第一の積分
器１７を介しさらに第二の積分器１８を介して出力端子
１９に接続される。
ここでＲは特性を決定するシフトレジスタの段数に関す
る定数である。この回路の伝達関数はと表される。
る定数である。この回路の伝達関数はと表される。
発明が解決しようとする問題点
しかしながら、前記の様な構成では乗算器や加算器を用
いる必要があり、さらにＲが大きくなると第二のシフト
レジスタが膨大になりコストの安いアナログ−ディジタ
ル変換装置を提供することが困難となる。
いる必要があり、さらにＲが大きくなると第二のシフト
レジスタが膨大になりコストの安いアナログ−ディジタ
ル変換装置を提供することが困難となる。
本発明は前記問題点に鑑み、回路構成を簡単にしてコス
トの安いアナログ−ディジタル変換装置を作るためのデ
ィジタルフィルタを提供するものである。
トの安いアナログ−ディジタル変換装置を作るためのデ
ィジタルフィルタを提供するものである。
問題点を解決するだめの手段
この目的を達成するために本発明のディジタルフィルタ
は、直列に接続された複数の１ビットレジスタ群の所定
の位置から複数の引き出し線を取り出す様にしたシフト
レジスタと、前記シフトレジスタの引き出し線出力デー
タの組合せに応じたデータを出力する読み出し専用メモ
リ（以下ＲＯＭという）と、前記ＲＯＭの出力データを
累積加算する第一の積分器と、前記第一の積分器の出力
データを累積加算する第二の積分器を備え、前記シフト
レジスタの最初のレジスタの入力端子からデルタ変調信
号を入力し、前記第二の積分器の出力端子から出力を取
り出す様に構成されている。
は、直列に接続された複数の１ビットレジスタ群の所定
の位置から複数の引き出し線を取り出す様にしたシフト
レジスタと、前記シフトレジスタの引き出し線出力デー
タの組合せに応じたデータを出力する読み出し専用メモ
リ（以下ＲＯＭという）と、前記ＲＯＭの出力データを
累積加算する第一の積分器と、前記第一の積分器の出力
データを累積加算する第二の積分器を備え、前記シフト
レジスタの最初のレジスタの入力端子からデルタ変調信
号を入力し、前記第二の積分器の出力端子から出力を取
り出す様に構成されている。
作 用
この構成によって乗算器をなくし加算器の数も減らすこ
とができ、さらにＲが大きくなってもシフトレジスタの
数は従来例はど大きくならず、コストの安いディジタル
フィルタを構成できる。
とができ、さらにＲが大きくなってもシフトレジスタの
数は従来例はど大きくならず、コストの安いディジタル
フィルタを構成できる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例におけるディジタルフィルタ
のブロック図を示すものである。
のブロック図を示すものである。
第１図において、１は入力端子、２はＲ／２段毎に引き
出し線を持つ３Ｒ段シフトレジスタ、３は７本のアドレ
ス線を持ち所定のデータを出力するＲＯＭ、４は第一の
積分器、５は第二の積分器、６は出力端子である。
出し線を持つ３Ｒ段シフトレジスタ、３は７本のアドレ
ス線を持ち所定のデータを出力するＲＯＭ、４は第一の
積分器、５は第二の積分器、６は出力端子である。
このなかでＲＯＭ３には、従来例の乗算及び加算の計算
値を予め記憶させておく。
値を予め記憶させておく。
計算結果を表１に示す。
（トス 丁在白 ）
表 １
この回路の伝達関数は従来例のものと全く同じであり
となる。
回路規模はシフトレジスタ部のみを考えても従来例の６
Ｒ段に対し本発明の回路では３Ｒ段となシその規模は半
分となる。
Ｒ段に対し本発明の回路では３Ｒ段となシその規模は半
分となる。
以上のように本実施例によれば、Ｒ／ ２段毎に引き出
し線の付いた３Ｒ段のシフトレジスタ２の各引き出し線
をＲＯＭ ３のアドレス線に接続しＲＯＭ３に乗加算の
計算を行わせるのと同様のデータを蓄えておくことによ
って乗算器及び加算器及びシフトレジスタの数を減らし
、構成を簡単に 。
し線の付いた３Ｒ段のシフトレジスタ２の各引き出し線
をＲＯＭ ３のアドレス線に接続しＲＯＭ３に乗加算の
計算を行わせるのと同様のデータを蓄えておくことによ
って乗算器及び加算器及びシフトレジスタの数を減らし
、構成を簡単に 。
してコストを安くすることができる。
なお本実施例ではＲＯＭ３のデータとして、表１を挙げ
たが、データを変更することによって回路の特性を変え
ることも可能である。
たが、データを変更することによって回路の特性を変え
ることも可能である。
発明の効果
本発明は、直列に接続された複数の１ビットレジスタ群
の所定の位置から複数の引き出し線を取り出す様にした
シフトレジスタと、前記シフトレジスタの引き出し線出
力データの組合せ【応じたデータを出力するＲＯＭと、
前記ＲＯＭの出力データを累積加算する第一の積分器と
、前記第一の積分器の出力データを累積加算する第二の
積分器を備え、前記シフトレジスタの最初のレジスタの
入力端子からデルタ変調信号を入力し、前記第二の積分
器の出力端子から出力を取り出す様にすることにより、
乗算器及び加算器の数を減らし、さらにシフトレジスタ
の数も半分にすることができるという効果を得ることが
できる優れたディジタルフィルタを実現できるものであ
る。
の所定の位置から複数の引き出し線を取り出す様にした
シフトレジスタと、前記シフトレジスタの引き出し線出
力データの組合せ【応じたデータを出力するＲＯＭと、
前記ＲＯＭの出力データを累積加算する第一の積分器と
、前記第一の積分器の出力データを累積加算する第二の
積分器を備え、前記シフトレジスタの最初のレジスタの
入力端子からデルタ変調信号を入力し、前記第二の積分
器の出力端子から出力を取り出す様にすることにより、
乗算器及び加算器の数を減らし、さらにシフトレジスタ
の数も半分にすることができるという効果を得ることが
できる優れたディジタルフィルタを実現できるものであ
る。
第１図は本発明の一実施例におけるディジタルフィルタ
のブロック図、第２図は従来の実施例におけるディジタ
ルフィルタのブロック図である。 ２・・・・・・シフトレジスタ、３・・…・ＲＯＭ、４
・・甲・第１の積分器、６・・・・・・第２の積分器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
ｍ−入力端子 ２− シフトレジスタ ？ａ〜２２− 釘出線 ３−− ＲＡＭ ６− 出力端子 ＩＩ−ｍ−入力端子 １２−−一牙１のシフトレジスタ 后〜１２ｔｔ −ヲ１出線 １３α〜１３．：ｔ −東算翼 Ｉ４− 加算器 １７− 第１の積分器 １８−一 第２の積分Ｘ Ｉ？−出力端子
のブロック図、第２図は従来の実施例におけるディジタ
ルフィルタのブロック図である。 ２・・・・・・シフトレジスタ、３・・…・ＲＯＭ、４
・・甲・第１の積分器、６・・・・・・第２の積分器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名１−
ｍ−入力端子 ２− シフトレジスタ ？ａ〜２２− 釘出線 ３−− ＲＡＭ ６− 出力端子 ＩＩ−ｍ−入力端子 １２−−一牙１のシフトレジスタ 后〜１２ｔｔ −ヲ１出線 １３α〜１３．：ｔ −東算翼 Ｉ４− 加算器 １７− 第１の積分器 １８−一 第２の積分Ｘ Ｉ？−出力端子
Claims (1)
- 直列に接続された複数の１ビットレジスタ群の所定の位
置から複数の引き出し線を取り出す様にしたシフトレジ
スタと、前記シフトレジスタの引き出し線出力データの
組合せに応じたデータを出力する読み出し専用メモリと
、前記読み出し専用メモリの出力データを累積加算する
第一の積分器と、前記第一の積分器の出力データを累積
加算する第二の積分器とを備え、前記シフトレジスタの
最初のレジスタの入力端子からデルタ変調信号を入力し
、前記第二の積分器の出力端子から出力を取り出す様に
したディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19242985A JPS6251822A (ja) | 1985-08-30 | 1985-08-30 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19242985A JPS6251822A (ja) | 1985-08-30 | 1985-08-30 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6251822A true JPS6251822A (ja) | 1987-03-06 |
Family
ID=16291163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19242985A Pending JPS6251822A (ja) | 1985-08-30 | 1985-08-30 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6251822A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153214A (ja) * | 1984-01-21 | 1985-08-12 | Nippon Hoso Kyokai <Nhk> | デジタル型波形成形フイルタ |
-
1985
- 1985-08-30 JP JP19242985A patent/JPS6251822A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153214A (ja) * | 1984-01-21 | 1985-08-12 | Nippon Hoso Kyokai <Nhk> | デジタル型波形成形フイルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777612A (en) | Digital signal processing apparatus having a digital filter | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| US4817025A (en) | Digital filter | |
| JPS6272218A (ja) | 無限長インパルス応答フイルタ | |
| JPS6036138B2 (ja) | コ−ド変換装置 | |
| US5629881A (en) | Method for filtering a digital value train with improved noise behavior, and circuit configuration for performing the method | |
| US5189634A (en) | Digital signal processing apparatus for detecting a frequency component of digital signals | |
| JPS6251822A (ja) | デイジタルフイルタ | |
| JPS6251820A (ja) | デジタルフイルタ | |
| JPH0831776B2 (ja) | デジタルフイルタ | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP2580102B2 (ja) | Ｆｉｒ型ディジタルフィルタ | |
| JP2600237B2 (ja) | サンプリング周波数変換回路 | |
| EP1119910A1 (en) | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output | |
| JPH0453069Y2 (ja) | ||
| JPS62287716A (ja) | アナログ・デジタル変換器 | |
| JPH0693600B2 (ja) | デイジタルフイルタ | |
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| JPH0797738B2 (ja) | アツテネ−シヨン装置 | |
| JPH0720047B2 (ja) | デイジタルフイルタ | |
| CA2051583A1 (en) | Interpolator Increasing the Output Word Rate of a Digital Signal | |
| JP3319095B2 (ja) | 映像信号マトリックス装置 | |
| JP2001298349A (ja) | オーバーサンプリングディジタルフィルタ回路 | |
| JPS5832338Y2 (ja) | ラダ−形セラミックフィルタ | |
| JPH08125493A (ja) | サンプリングレートコンバータ |