JPS6248121A - 周波数シンセサイザ− - Google Patents
周波数シンセサイザ−Info
- Publication number
- JPS6248121A JPS6248121A JP60187951A JP18795185A JPS6248121A JP S6248121 A JPS6248121 A JP S6248121A JP 60187951 A JP60187951 A JP 60187951A JP 18795185 A JP18795185 A JP 18795185A JP S6248121 A JPS6248121 A JP S6248121A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- setting code
- offset
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は周波数シンセサイザーの改良に関する。
第２図に従来の例の周波数シンセサイザーの回路例を示
す。図において基準発振器？〃は水晶発振器でありその
出力は位相比較結果に印加される。
す。図において基準発振器？〃は水晶発振器でありその
出力は位相比較結果に印加される。
一方印加する電圧によって発信周波数を制御することが
できる電圧制御発振器（２）の発信出力は可変分周器（
至）によって１／Ｎに分周され上記の位相比較器−に印
加される。位相比較器（２）は基準発振器■Ｖと可変分
周器（ハ）の位相比較を行ない、両者の位相差にもとづ
く位相誤差信号を出力する。位相誤差信号はチャージポ
ンプによりＤ／Ａ変換されローパスフィルタ（ハ）を径
で直流電圧となり電圧制御発振器（２）に印加される。
できる電圧制御発振器（２）の発信出力は可変分周器（
至）によって１／Ｎに分周され上記の位相比較器−に印
加される。位相比較器（２）は基準発振器■Ｖと可変分
周器（ハ）の位相比較を行ない、両者の位相差にもとづ
く位相誤差信号を出力する。位相誤差信号はチャージポ
ンプによりＤ／Ａ変換されローパスフィルタ（ハ）を径
で直流電圧となり電圧制御発振器（２）に印加される。
この直流電圧による電圧制御発振器（ハ）の発振周波数
Ｆｏ か可変分周器（ホ）の分周比を１／Ｎ、基準発
振周波数をＦｒ とするとＦｏ ＝ Ｎ’Ｆｒとなっ
たときこの周波数制御回路のループはロックされ一定の
発振周波数Ｆｏ が維持される。
Ｆｏ か可変分周器（ホ）の分周比を１／Ｎ、基準発
振周波数をＦｒ とするとＦｏ ＝ Ｎ’Ｆｒとなっ
たときこの周波数制御回路のループはロックされ一定の
発振周波数Ｆｏ が維持される。
前記の従来の周波数シンセサイザーにおいて電圧制御発
振器（７）の周波数可変範囲を広くするためには、ロー
パスフィルタ（ハ）の出力電圧範囲を大きくすることか
必要であり、そのために位相比較器（２）、ローパスフ
ィルター電圧制御発振器碕のそれぞれのゲインの積であ
るループゲインを大きくする必要がある。ところがルー
プゲインを大きくするとＣ／ Ｎ比が悪化し発振出力波
形が歪む。Ｃ／Ｎ比を改善するためにローパスフィルタ
ーの帯域を狭まくするとＣ／Ｎ比は改善されるか周波数
の変更に対する応答速度が遅くなる問題かある。つまり
広い周波数可変範囲と良いＣ７Ｎ比の両立する周波数シ
ンセサイザーを実現することはできない問題があった。
振器（７）の周波数可変範囲を広くするためには、ロー
パスフィルタ（ハ）の出力電圧範囲を大きくすることか
必要であり、そのために位相比較器（２）、ローパスフ
ィルター電圧制御発振器碕のそれぞれのゲインの積であ
るループゲインを大きくする必要がある。ところがルー
プゲインを大きくするとＣ／ Ｎ比が悪化し発振出力波
形が歪む。Ｃ／Ｎ比を改善するためにローパスフィルタ
ーの帯域を狭まくするとＣ／Ｎ比は改善されるか周波数
の変更に対する応答速度が遅くなる問題かある。つまり
広い周波数可変範囲と良いＣ７Ｎ比の両立する周波数シ
ンセサイザーを実現することはできない問題があった。
この発明に係る周波数シンセサイザーは、周波数設定コ
ードにもとづきオフセット情報を出力するオフセット続
出専用メモリを備え、チャージポンプの出力にもとづき
アップダウンカウンタを作動させるアップ信号又はダウ
ン信号を出力する回路手段によって上記アップダウンカ
ウンタを作動させ、アップダウンカウンタの出力と上記
オフセット続出専用メモリの出力とを演算装置により演
算し、その演算出力にもとづき発生させたオフセット電
圧を電圧制御発振器に印加するように構成している。
ードにもとづきオフセット情報を出力するオフセット続
出専用メモリを備え、チャージポンプの出力にもとづき
アップダウンカウンタを作動させるアップ信号又はダウ
ン信号を出力する回路手段によって上記アップダウンカ
ウンタを作動させ、アップダウンカウンタの出力と上記
オフセット続出専用メモリの出力とを演算装置により演
算し、その演算出力にもとづき発生させたオフセット電
圧を電圧制御発振器に印加するように構成している。
電圧制御発振器の制御電圧の大部分は周波数設定コード
にもとづくオフセット信号によって与えられ、ローパス
フィルタの出力電圧は常に低い一定値に保たれているの
でローパスフィルタの帯域が狭くてもロックタイムは短
かい。電圧制御発振器にドリフトか生じた場合はチャー
ジポンプの出力が電圧比較回路、に加えられアップダウ
ンカウンタのデジタル信号に変換され演算装置に加えら
れる。演算装置は上記設定コードにもとづくオフセット
信号にアップダウン・カウンタの出力を加減演算して電
圧制御発振器に印加する。
にもとづくオフセット信号によって与えられ、ローパス
フィルタの出力電圧は常に低い一定値に保たれているの
でローパスフィルタの帯域が狭くてもロックタイムは短
かい。電圧制御発振器にドリフトか生じた場合はチャー
ジポンプの出力が電圧比較回路、に加えられアップダウ
ンカウンタのデジタル信号に変換され演算装置に加えら
れる。演算装置は上記設定コードにもとづくオフセット
信号にアップダウン・カウンタの出力を加減演算して電
圧制御発振器に印加する。
第１図にこの発明の周波数シンセサイザーの実施例を示
す。図において基準発振器（１）は水晶発振器であり、
その発振出力は位相比較器（２）に印加される。電圧に
よって発振周波数か変化する電圧制御発振器（５）の発
振周波数は可変分周器（６）ｌこよって分周され位相比
較器（２）に印加される。位相比較器（２）は基準発振
器（１）と可変分周器（６ンとの位相比較を行ない位相
誤差信号をデジタル信号によりチャージポンプ（３）に
出力する。チャージポンプ（３）は上記位相差信号をＤ
／Ａ変換し、その出力はローパスフィルタ（４）及び電
圧比較回路（９）及びＱＱに印加される。ローパスフィ
ルタ（４）の出力はアナログ電圧を加え合すための結合
部ＣＩ脣を経て電圧制御発振器（５）に印加される。一
方電圧比較回路（９）及びＱ（１は、位相比較器（２）
の比較結果にもとづき、チャージポンプ（３）の出力電
圧が安定領域をこえて可変分周器（６）の周波数が基準
発振器（１）の周波数より高い場合にはチャージポンプ
（３）の出力電圧が安定領域をこえて高くなり電圧比較
回路αＱが作動してアップダウンカウンタａηにダウン
動作をさせる。また逆の場合には電圧比較回路（９）が
作動してアップダウンカウンタＱυにアップ動作をさせ
る。抵抗（Ｒ１）、（Ｒ２）は安定領域を示すチャージ
ポンプ出力電圧の下限及び上限の電圧を設定するための
ものである。周波数設定Ｈａ−は目的の周波数を設定す
るための例えばスイッチなどにより構成されており、設
定された周波数に対応する周波数コードか周波数設定コ
ード発生部（７）により出力され、可変分周器（６）及
びオフセット続出専用メモリ０５に与えられる。オフセ
ット読出専用メモリ明は上記周波数設定コードにもとづ
きその周波数に対応する電圧値をデジタル値により出力
し、加算器（６）に与える。一方、アップダウンカウン
タαυの出力も加算器（２）に与えられ、上記オフセッ
ト続出専用メモリ四の出力との加減演算を行ない、その
結果をＤ／Ａコンバータ叫によりアナログ値のオフセッ
ト電圧として出力する。このオフセット電圧は結合部０
勺においてローパスフィルタ（４）の出力と加算され紙
圧制御発振器（５）に印加される。
す。図において基準発振器（１）は水晶発振器であり、
その発振出力は位相比較器（２）に印加される。電圧に
よって発振周波数か変化する電圧制御発振器（５）の発
振周波数は可変分周器（６）ｌこよって分周され位相比
較器（２）に印加される。位相比較器（２）は基準発振
器（１）と可変分周器（６ンとの位相比較を行ない位相
誤差信号をデジタル信号によりチャージポンプ（３）に
出力する。チャージポンプ（３）は上記位相差信号をＤ
／Ａ変換し、その出力はローパスフィルタ（４）及び電
圧比較回路（９）及びＱＱに印加される。ローパスフィ
ルタ（４）の出力はアナログ電圧を加え合すための結合
部ＣＩ脣を経て電圧制御発振器（５）に印加される。一
方電圧比較回路（９）及びＱ（１は、位相比較器（２）
の比較結果にもとづき、チャージポンプ（３）の出力電
圧が安定領域をこえて可変分周器（６）の周波数が基準
発振器（１）の周波数より高い場合にはチャージポンプ
（３）の出力電圧が安定領域をこえて高くなり電圧比較
回路αＱが作動してアップダウンカウンタａηにダウン
動作をさせる。また逆の場合には電圧比較回路（９）が
作動してアップダウンカウンタＱυにアップ動作をさせ
る。抵抗（Ｒ１）、（Ｒ２）は安定領域を示すチャージ
ポンプ出力電圧の下限及び上限の電圧を設定するための
ものである。周波数設定Ｈａ−は目的の周波数を設定す
るための例えばスイッチなどにより構成されており、設
定された周波数に対応する周波数コードか周波数設定コ
ード発生部（７）により出力され、可変分周器（６）及
びオフセット続出専用メモリ０５に与えられる。オフセ
ット読出専用メモリ明は上記周波数設定コードにもとづ
きその周波数に対応する電圧値をデジタル値により出力
し、加算器（６）に与える。一方、アップダウンカウン
タαυの出力も加算器（２）に与えられ、上記オフセッ
ト続出専用メモリ四の出力との加減演算を行ない、その
結果をＤ／Ａコンバータ叫によりアナログ値のオフセッ
ト電圧として出力する。このオフセット電圧は結合部０
勺においてローパスフィルタ（４）の出力と加算され紙
圧制御発振器（５）に印加される。
次に動作について説明する。周波数設定部（ｌｆｊにお
いて設定された周波数に対応する周波数設定コードが周
波数コード発生部（７）においてつくられ可変分周器（
６）及びオフセット読出メモリＱ５に入力される。その
結果可変分周器（６月よ周波数設定コードにもとづき所
定の分周比になされ、またオフセット続出専用メモリα
Ｇは周波数設定コードにもとづき所定のオフセット温圧
値に対応するデジタル値のオフセット信号をメモリし、
加算器（２）に出力する。位相比較器（２）は可変分周
器（６）によって分周された電圧制御発振器（５）の発
振周波数と、基準発振器（１）の発振周波数を比較し、
位相誤差が存在する場合はチャージポンプ（３）に位相
誤差信号を与える。
いて設定された周波数に対応する周波数設定コードが周
波数コード発生部（７）においてつくられ可変分周器（
６）及びオフセット読出メモリＱ５に入力される。その
結果可変分周器（６月よ周波数設定コードにもとづき所
定の分周比になされ、またオフセット続出専用メモリα
Ｇは周波数設定コードにもとづき所定のオフセット温圧
値に対応するデジタル値のオフセット信号をメモリし、
加算器（２）に出力する。位相比較器（２）は可変分周
器（６）によって分周された電圧制御発振器（５）の発
振周波数と、基準発振器（１）の発振周波数を比較し、
位相誤差が存在する場合はチャージポンプ（３）に位相
誤差信号を与える。
チャージポンプ（３）は位相誤差信号にもとづいて、電
圧制御発振器（５）を制御するための電圧を発生し、ロ
ーパスフィルタ（４）により高域周波数成分を除去した
直流電圧を電圧制御発振器（５）に印加する。またチャ
ージポンプ（３）の出力は補償回路（８）の電圧比較回
路（９）及びＱＯにも入力される。電圧比較回路（９）
及びαＱは位相誤差の極性、すなわちｍ圧制御発振器（
５）の発振周波数か真正な発振周波数に対して高低いづ
れの方向にずれているかにより、周波数が低い方へずれ
ている場合は結果として電圧比較回路（９）が作動して
アップダウンカウンタ（転）の数値データを増加させる
。また逆に周波数か低い方へずれている場合は電圧比較
回路００が作動してアップダウンカウンタ（１υの数値
データを減少させる。アップダウンカウンタＵυの数値
データは加算器−においてオフセット読出し専用メモリ
（１５のオフセット信号と加算されＤ／Ａコンバータｕ
４によってアナログ値に変換され、結合部Ｑ４によって
ローパスフィルタ（４）を経て出力される直流電圧に重
畳されて電圧制御発振器（５）に印加される。その結果
電圧制御発振器（５）の発振周波数が変化し、位相比較
器（２）の位相誤差信号が零になったところで発振周波
数はロックされる。ｍ圧制御発振器（５）、Ｄ／Ａコン
バータ叫、位相比較器（２）、チャージポンプ（３）等
は温度等の外的環境の変化によってドリフトが生じるお
それがあるが、上記の補償回路（８）の動作によってこ
のようなドリフトが自動的に補償される。
圧制御発振器（５）を制御するための電圧を発生し、ロ
ーパスフィルタ（４）により高域周波数成分を除去した
直流電圧を電圧制御発振器（５）に印加する。またチャ
ージポンプ（３）の出力は補償回路（８）の電圧比較回
路（９）及びＱＯにも入力される。電圧比較回路（９）
及びαＱは位相誤差の極性、すなわちｍ圧制御発振器（
５）の発振周波数か真正な発振周波数に対して高低いづ
れの方向にずれているかにより、周波数が低い方へずれ
ている場合は結果として電圧比較回路（９）が作動して
アップダウンカウンタ（転）の数値データを増加させる
。また逆に周波数か低い方へずれている場合は電圧比較
回路００が作動してアップダウンカウンタ（１υの数値
データを減少させる。アップダウンカウンタＵυの数値
データは加算器−においてオフセット読出し専用メモリ
（１５のオフセット信号と加算されＤ／Ａコンバータｕ
４によってアナログ値に変換され、結合部Ｑ４によって
ローパスフィルタ（４）を経て出力される直流電圧に重
畳されて電圧制御発振器（５）に印加される。その結果
電圧制御発振器（５）の発振周波数が変化し、位相比較
器（２）の位相誤差信号が零になったところで発振周波
数はロックされる。ｍ圧制御発振器（５）、Ｄ／Ａコン
バータ叫、位相比較器（２）、チャージポンプ（３）等
は温度等の外的環境の変化によってドリフトが生じるお
それがあるが、上記の補償回路（８）の動作によってこ
のようなドリフトが自動的に補償される。
以上のようにこの発明１こよれば、電圧制御発振器（５
）を制御する主たる１ａ圧は周波数設定コード発生部（
７）によって与えらｎるので大幅な電圧範囲を容易に設
定することか可能でありその結果広い周波数可変範囲を
得ることかできる。またローパスフィルタの出力重圧は
低い値でよいのでループゲインを低く設定することがで
き、Ｃ／Ｎ比を改善することかできる。
）を制御する主たる１ａ圧は周波数設定コード発生部（
７）によって与えらｎるので大幅な電圧範囲を容易に設
定することか可能でありその結果広い周波数可変範囲を
得ることかできる。またローパスフィルタの出力重圧は
低い値でよいのでループゲインを低く設定することがで
き、Ｃ／Ｎ比を改善することかできる。
【図面の簡単な説明】
第１凶はこの発明の周波数シンセサイザーの構成図、第
２図は従来の例の周波数シンセサイザーの構成図である
。
２図は従来の例の周波数シンセサイザーの構成図である
。
Claims (1)
- （１）周波数設定コードを発生する周波数設定コード発
生部、周波数設定コードにもとづきオフセットデータを
出力するオフセット読出専用メモリ、基準発振器と分周
された電圧制御発振器の発振出力との位相比較結果にも
とづき制御信号を発生させる手段、上記制御信号によつ
て作動するメモリ手段、上記メモリ手段のデータとオフ
セット読出専用メモリのデータを演算する演算装置、上
記演算装置の出力にもとづきオフセット電圧を電圧制御
発振器に印加する手段を有する周波数シンセサイザー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187951A JPS6248121A (ja) | 1985-08-27 | 1985-08-27 | 周波数シンセサイザ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187951A JPS6248121A (ja) | 1985-08-27 | 1985-08-27 | 周波数シンセサイザ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248121A true JPS6248121A (ja) | 1987-03-02 |
Family
ID=16215020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187951A Pending JPS6248121A (ja) | 1985-08-27 | 1985-08-27 | 周波数シンセサイザ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248121A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0584824A2 (en) * | 1992-08-26 | 1994-03-02 | Nec Corporation | Oscillator circuit suitable for picture-in-picture system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632807A (en) * | 1979-06-28 | 1981-04-02 | Furuno Electric Co Ltd | Dielectric antenna and its manufacture |
| JPS59210731A (ja) * | 1983-05-13 | 1984-11-29 | Iwatsu Electric Co Ltd | フエ−ズロツクドル−プ回路装置 |
| JPS6019322A (ja) * | 1983-07-13 | 1985-01-31 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
-
1985
- 1985-08-27 JP JP60187951A patent/JPS6248121A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5632807A (en) * | 1979-06-28 | 1981-04-02 | Furuno Electric Co Ltd | Dielectric antenna and its manufacture |
| JPS59210731A (ja) * | 1983-05-13 | 1984-11-29 | Iwatsu Electric Co Ltd | フエ−ズロツクドル−プ回路装置 |
| JPS6019322A (ja) * | 1983-07-13 | 1985-01-31 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0584824A2 (en) * | 1992-08-26 | 1994-03-02 | Nec Corporation | Oscillator circuit suitable for picture-in-picture system |
| EP0584824A3 (en) * | 1992-08-26 | 1994-09-14 | Nec Corp | Oscillator circuit suitable for picture-in-picture system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| KR970013772A (ko) | 주파수 합성기 | |
| US4024464A (en) | Frequency synthesizer of the phase lock loop type | |
| US4307346A (en) | Phase detecting circuit | |
| JPH11289249A (ja) | 位相検出回路 | |
| JPS6248121A (ja) | 周波数シンセサイザ− | |
| US4862106A (en) | Signal generating apparatus using PLL circuit | |
| JPH05206732A (ja) | 周波数シンセサイザ | |
| JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
| JP2855618B2 (ja) | 位相同期ループ回路 | |
| JP2853817B2 (ja) | フェイズロックループ | |
| JP3506287B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPS6354823A (ja) | Ｐｌｌ回路 | |
| JPH04324716A (ja) | 周波数シンセサイザ | |
| JPH0783258B2 (ja) | 位相同期回路 | |
| JP2541109B2 (ja) | Ｐｌｌ方式オフセット周波数合成回路 | |
| JP2613253B2 (ja) | ２重化位相同期発振器 | |
| SU736128A1 (ru) | Функциональный преобразователь | |
| KR920007323B1 (ko) | 모터의 위상 제어회로 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| JPH08279716A (ja) | 角度変調回路 | |
| JPS623945Y2 (ja) | ||
| JPH10233681A (ja) | Ｐｌｌ回路 | |
| JPH033420A (ja) | Ｐｌｌ回路 |