JP2853817B2 - フェイズロックループ - Google Patents
フェイズロックループInfo
- Publication number
- JP2853817B2 JP2853817B2 JP3028788A JP2878891A JP2853817B2 JP 2853817 B2 JP2853817 B2 JP 2853817B2 JP 3028788 A JP3028788 A JP 3028788A JP 2878891 A JP2878891 A JP 2878891A JP 2853817 B2 JP2853817 B2 JP 2853817B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- signal
- output
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は各種の装置に利用され
るフェイズロックループに関する。
るフェイズロックループに関する。
【０００２】
【従来の技術】図４に従来からよく用いられているフェ
イズロックループの構成を示す。フェイズロックループ
は周知のように、電圧制御発振器１と、この電圧制御発
振器１の出力信号の周波数をＮてい倍する周波数てい倍
器２と、この周波数てい倍器２のてい倍出力と基準発振
器４との位相を比較し、その位相比較出力を電圧制御発
振器１に帰還させる位相比較器３とによって構成され
る。
イズロックループの構成を示す。フェイズロックループ
は周知のように、電圧制御発振器１と、この電圧制御発
振器１の出力信号の周波数をＮてい倍する周波数てい倍
器２と、この周波数てい倍器２のてい倍出力と基準発振
器４との位相を比較し、その位相比較出力を電圧制御発
振器１に帰還させる位相比較器３とによって構成され
る。
【０００３】尚、図の例では電圧制御発振器１の発振信
号の周波数を周波数てい倍器２によってＮてい倍する例
を示したが１／Ｎ分周器を設ける場合もある。周波数て
い倍器を用いた場合基準発振器４の周波数ｆR と電圧制
御発振器１の発振周波数ｆVC O との間の関係はｆVCO ＝
ｆR ／Ｎとなる。また１／Ｎ分周器を用いた場合はｆ
VCO ＝Ｎ・ｆR となる。
号の周波数を周波数てい倍器２によってＮてい倍する例
を示したが１／Ｎ分周器を設ける場合もある。周波数て
い倍器を用いた場合基準発振器４の周波数ｆR と電圧制
御発振器１の発振周波数ｆVC O との間の関係はｆVCO ＝
ｆR ／Ｎとなる。また１／Ｎ分周器を用いた場合はｆ
VCO ＝Ｎ・ｆR となる。
【０００４】
【発明が解決しようとする課題】従来のフェイズロック
ループにおいて、特に周波数てい倍器２を用いて構成し
た場合、周波数てい倍器は例えばダイオードの非直線特
性を利用して電圧制御発振器から与えられた信号の高調
波を発生させ、この高調波成分を含む信号を位相比較器
３に与えると共に、位相比較器３の他方の入力端子には
基準発振器４から電圧制御発振器１から出力される発振
器信号の周波数ｆVCO のＮ倍の周波数ｆR の信号を与え
る。
ループにおいて、特に周波数てい倍器２を用いて構成し
た場合、周波数てい倍器は例えばダイオードの非直線特
性を利用して電圧制御発振器から与えられた信号の高調
波を発生させ、この高調波成分を含む信号を位相比較器
３に与えると共に、位相比較器３の他方の入力端子には
基準発振器４から電圧制御発振器１から出力される発振
器信号の周波数ｆVCO のＮ倍の周波数ｆR の信号を与え
る。
【０００５】従って位相比較器３では電圧制御発振器１
が出力する信号のＮ倍の高調波信号と基準発振器４の発
振信号との位相を比較し、双方の位相が一致するように
電圧制御発振器１の発振周波数を制御する。ところで周
波数てい倍器２は上述したようにＮ倍の高調波以外の高
調波も発生しているから高調波の中でレベルの大きい高
調波が存在すると、そのレベルの大きい高調波と基準発
振器４の発振信号とが位相比較され、初期の立上りの段
階でｆVCO ＝ｆR／ｋ・Ｎ（ｋ＝２，３，…）の関係の
周波数にロックされてしまうことがある。
が出力する信号のＮ倍の高調波信号と基準発振器４の発
振信号との位相を比較し、双方の位相が一致するように
電圧制御発振器１の発振周波数を制御する。ところで周
波数てい倍器２は上述したようにＮ倍の高調波以外の高
調波も発生しているから高調波の中でレベルの大きい高
調波が存在すると、そのレベルの大きい高調波と基準発
振器４の発振信号とが位相比較され、初期の立上りの段
階でｆVCO ＝ｆR／ｋ・Ｎ（ｋ＝２，３，…）の関係の
周波数にロックされてしまうことがある。
【０００６】このようにｋ＝１以外の周波数でロックす
ると出力端子５に出力される信号の周波数ｆVCO は目的
の周波数の整数分の１の周波数となり出力端子５に出力
される信号を利用する他の装置は正常に動作しないこと
になる。この発明の目的は周波数てい倍器を利用して構
成されるフェイズロックループにおいて、電圧制御発振
器の発振周波数が目的とする周波数以外の周波数にロッ
クすることのないフェイズロックループを提供しようと
するものである。
ると出力端子５に出力される信号の周波数ｆVCO は目的
の周波数の整数分の１の周波数となり出力端子５に出力
される信号を利用する他の装置は正常に動作しないこと
になる。この発明の目的は周波数てい倍器を利用して構
成されるフェイズロックループにおいて、電圧制御発振
器の発振周波数が目的とする周波数以外の周波数にロッ
クすることのないフェイズロックループを提供しようと
するものである。
【０００７】
【課題を解決するための手段】この発明においては電圧
制御発振器から出力される信号の周波数をＮてい倍し、
そのＮてい倍した信号と基準発振器から出力される信号
との位相を第１位相比較器によって比較し、その位相比
較出力によって電圧制御発振器の発振周波数を制御する
ように構成されるフェイズロックループにおいて、電圧
制御発振器の発振信号と基準発振器の発振信号の周波数
を１／Ｎに分周した信号の位相を比較する第２位相比較
器と、この第２位相比較器の比較出力を第１位相比較器
の位相比較結果に加算するアナログ加算器とを設けたフ
ェイズロックループを提案する。
制御発振器から出力される信号の周波数をＮてい倍し、
そのＮてい倍した信号と基準発振器から出力される信号
との位相を第１位相比較器によって比較し、その位相比
較出力によって電圧制御発振器の発振周波数を制御する
ように構成されるフェイズロックループにおいて、電圧
制御発振器の発振信号と基準発振器の発振信号の周波数
を１／Ｎに分周した信号の位相を比較する第２位相比較
器と、この第２位相比較器の比較出力を第１位相比較器
の位相比較結果に加算するアナログ加算器とを設けたフ
ェイズロックループを提案する。
【０００８】この発明の構成によれば電圧制御発振器の
発振周波数ｆVCO＝ｆR ／ｋ・Ｎにおいて、ｋ≠１のと
き第２位相比較器に入力される２つの信号の周波数ｆ
VCO とｆR ／ＮはｆVCO ≠ｆR ／Ｎとなる。この結果、
第２位相比較器の比較出力は０にならず或る比較出力電
圧を発生する。この比較出力電圧が加算回路により第１
位相比較器の位相比較出力に加算されて与えられる。
発振周波数ｆVCO＝ｆR ／ｋ・Ｎにおいて、ｋ≠１のと
き第２位相比較器に入力される２つの信号の周波数ｆ
VCO とｆR ／ＮはｆVCO ≠ｆR ／Ｎとなる。この結果、
第２位相比較器の比較出力は０にならず或る比較出力電
圧を発生する。この比較出力電圧が加算回路により第１
位相比較器の位相比較出力に加算されて与えられる。
【０００９】よって第２位相比較器の位相比較出力によ
り電圧制御発振器の発振周波数はｋ＝１の状態に引込み
制御され、目的とする周波数に引き込まれる。
り電圧制御発振器の発振周波数はｋ＝１の状態に引込み
制御され、目的とする周波数に引き込まれる。
【００１０】
【実施例】図１にこの発明の一実施例を示す。図中１は
電圧制御発振器、２は周波数てい倍器、３は位相比較
器、４は基準発振器、５は出力端子を示す点は図４の説
明と同じである。この発明においては、電圧制御発振器
１の発振信号の周波数ｆVCO を周波数てい倍器２でＮて
い倍した信号と、基準発振器４の発振信号の位相を比較
する位相比較器３を第１位相比較器と称することにし、
この第１位相比較器３に対して第２位相比較器７を設け
る。この第２位相比較器７は電圧制御発振器１の発振信
号と、基準発振器４の発振信号の周波数ｆRを１／Ｎに
分周した信号の位相を比較する。このために基準発振器
４と第２位相比較器７との間に１／Ｎ分周器７を設け
る。
電圧制御発振器、２は周波数てい倍器、３は位相比較
器、４は基準発振器、５は出力端子を示す点は図４の説
明と同じである。この発明においては、電圧制御発振器
１の発振信号の周波数ｆVCO を周波数てい倍器２でＮて
い倍した信号と、基準発振器４の発振信号の位相を比較
する位相比較器３を第１位相比較器と称することにし、
この第１位相比較器３に対して第２位相比較器７を設け
る。この第２位相比較器７は電圧制御発振器１の発振信
号と、基準発振器４の発振信号の周波数ｆRを１／Ｎに
分周した信号の位相を比較する。このために基準発振器
４と第２位相比較器７との間に１／Ｎ分周器７を設け
る。
【００１１】更に第１位相比較器３の位相比較出力を電
圧制御発振器１に与える回路にアナログ加算器８を設
け、このアナログ加算器８によって第１位相比較器３と
第２位相比較器７の各位相比較出力を加算して電圧制御
発振器１の制御端子に与える。このように構成すること
により電圧制御発振器１の発振周波数ｆVCO がｆVCO ＝
ｆR ／Ｎであれば第２位相比較器７に入力される２つの
信号の周波数ｆVCO とｆR ／Ｎは等しいため第２位相比
較器７の出力は０となる。よってこの場合は第２位相比
較器７の位相比較出力は電圧制御発振器１に影響せず、
電圧制御発振器１は目的とする基準発振器４の発振周波
数ｆR の１／Ｎの周波数で発振する。
圧制御発振器１に与える回路にアナログ加算器８を設
け、このアナログ加算器８によって第１位相比較器３と
第２位相比較器７の各位相比較出力を加算して電圧制御
発振器１の制御端子に与える。このように構成すること
により電圧制御発振器１の発振周波数ｆVCO がｆVCO ＝
ｆR ／Ｎであれば第２位相比較器７に入力される２つの
信号の周波数ｆVCO とｆR ／Ｎは等しいため第２位相比
較器７の出力は０となる。よってこの場合は第２位相比
較器７の位相比較出力は電圧制御発振器１に影響せず、
電圧制御発振器１は目的とする基準発振器４の発振周波
数ｆR の１／Ｎの周波数で発振する。
【００１２】一方、電圧制御発振器１の発振周波数ｆ
VCO がｆVCO ＝ｆR ／ｋ・Ｎ（ｋ＞１）の場合は、第２
位相比較器７に与えられる２つの信号はｆVCO ≠ｆR ／
Ｎとなる。よって第２位相比較器７は位相比較出力電圧
を発生し、この位相比較電圧がアナログ加算器８を通じ
て電圧制御発振器１に帰還される。この結果電圧制御発
振器１は第２位相比較出力電圧によって発振周波数が変
更されｆVCO ＝ｆR ／Ｎの関係に引き込む。
VCO がｆVCO ＝ｆR ／ｋ・Ｎ（ｋ＞１）の場合は、第２
位相比較器７に与えられる２つの信号はｆVCO ≠ｆR ／
Ｎとなる。よって第２位相比較器７は位相比較出力電圧
を発生し、この位相比較電圧がアナログ加算器８を通じ
て電圧制御発振器１に帰還される。この結果電圧制御発
振器１は第２位相比較出力電圧によって発振周波数が変
更されｆVCO ＝ｆR ／Ｎの関係に引き込む。
【００１３】尚、ここで分周器６は周波数をカウントダ
ウンするカウンタによって構成されるから分周出力信号
が基本波として最も大きいレベルの信号として出力され
る。従って第２位相比較器７において、電圧制御発振器
１の発振信号と分周器６の分周出力信号の基本波が必ず
位相比較される。図２はこの発明の変形実施例を示す。
この実施例では第２位相比較器７の出力側に信号断続制
御回路９を設け、第２位相比較器７の出力が０のときは
この信号断続制御回路９をオフの状態に制御し、電圧制
御発振器１の発振周波数が正規の周波数に引込まれてい
る状態では第２位相比較器７の出力を断にし、回路から
切離すように構成した場合を示す。
ウンするカウンタによって構成されるから分周出力信号
が基本波として最も大きいレベルの信号として出力され
る。従って第２位相比較器７において、電圧制御発振器
１の発振信号と分周器６の分周出力信号の基本波が必ず
位相比較される。図２はこの発明の変形実施例を示す。
この実施例では第２位相比較器７の出力側に信号断続制
御回路９を設け、第２位相比較器７の出力が０のときは
この信号断続制御回路９をオフの状態に制御し、電圧制
御発振器１の発振周波数が正規の周波数に引込まれてい
る状態では第２位相比較器７の出力を断にし、回路から
切離すように構成した場合を示す。
【００１４】信号断続制御回路９はこの例ではアナログ
スイッチ１０によって構成した場合を示す。つまりアナ
ログスイッチ１０を第２位相比較器７の位相比較出力電
圧が真のときオンの状態に制御し、第２位相比較出力電
圧が虚のときオフに制御するように構成した場合を示
す。このように構成することによりフェイズロックルー
プが正規の周波数にロックされないときだけ、第２位相
比較器７の位相比較出力電圧を電圧制御発振器１に帰還
させ、引込が実行された後は第２位相比較器７をループ
から切離すことができる。よって正常に動作している状
態では通常のフェイズロックループで動作させることが
できる。
スイッチ１０によって構成した場合を示す。つまりアナ
ログスイッチ１０を第２位相比較器７の位相比較出力電
圧が真のときオンの状態に制御し、第２位相比較出力電
圧が虚のときオフに制御するように構成した場合を示
す。このように構成することによりフェイズロックルー
プが正規の周波数にロックされないときだけ、第２位相
比較器７の位相比較出力電圧を電圧制御発振器１に帰還
させ、引込が実行された後は第２位相比較器７をループ
から切離すことができる。よって正常に動作している状
態では通常のフェイズロックループで動作させることが
できる。
【００１５】図３は更に他の変形実施例を示す。この例
では信号断続制御回路９をマイクロコンピュータ１２と
ＡＤ変換器１１及びＤＡ変換器１３とによって構成した
場合を示す。つまり第２位相比較器７の比較出力をＡＤ
変換器１１でＡＤ変換し、そのＡＤ変換器１１のＡＤ変
換出力をマイクロコンピュータ１２に入力し、マイクロ
コンピュータ１２で第２位相比較器７の位相比較出力が
真か虚かを判定し、真のときだけＤＡ変換器１３に電圧
制御発振器１の発振周波数ｆVCO を正規の周波数に引込
むために必要な電圧に対応するデイジタル信号を出力
し、このデイジタル信号をＤＡ変換器１３でアナログ信
号に変換し、そのアナログ信号をアナログ加算器８を通
じて電圧制御発振器１に与えるように構成した場合を示
す。
では信号断続制御回路９をマイクロコンピュータ１２と
ＡＤ変換器１１及びＤＡ変換器１３とによって構成した
場合を示す。つまり第２位相比較器７の比較出力をＡＤ
変換器１１でＡＤ変換し、そのＡＤ変換器１１のＡＤ変
換出力をマイクロコンピュータ１２に入力し、マイクロ
コンピュータ１２で第２位相比較器７の位相比較出力が
真か虚かを判定し、真のときだけＤＡ変換器１３に電圧
制御発振器１の発振周波数ｆVCO を正規の周波数に引込
むために必要な電圧に対応するデイジタル信号を出力
し、このデイジタル信号をＤＡ変換器１３でアナログ信
号に変換し、そのアナログ信号をアナログ加算器８を通
じて電圧制御発振器１に与えるように構成した場合を示
す。
【００１６】従ってこの場合も電圧制御発振器１の発振
周波数が正規の周波数に引込まれることによりマイクロ
コンピュータ１２はＤＡ変換器１３へのデイジタル信号
の出力を停止し、電圧制御発振器１の発振周波数が正規
の状態では通常のフェイズロックループだけで動作す
る。
周波数が正規の周波数に引込まれることによりマイクロ
コンピュータ１２はＤＡ変換器１３へのデイジタル信号
の出力を停止し、電圧制御発振器１の発振周波数が正規
の状態では通常のフェイズロックループだけで動作す
る。
【００１７】
【発明の効果】以上説明したように、この発明によれば
必要な次数以外の不必要な高調波が発生される可能性が
ある周波数てい倍器を用いたフェイズロックループにお
いて、フェイズロックループが起動されて動作を開始す
るとき、電圧制御発振器１の発振周波数が正規の周波数
から外れた周波数にロックされることを防止できる。よ
って信頼性の高いフェイズロックループを提供すること
ができる。
必要な次数以外の不必要な高調波が発生される可能性が
ある周波数てい倍器を用いたフェイズロックループにお
いて、フェイズロックループが起動されて動作を開始す
るとき、電圧制御発振器１の発振周波数が正規の周波数
から外れた周波数にロックされることを防止できる。よ
って信頼性の高いフェイズロックループを提供すること
ができる。
【図１】この発明の一実施例を示すブロック図。
【図２】この発明の変形実施例を示すブロック図。
【図３】この発明の更に他の変形実施例を示すブロック
図。
図。
【図４】従来の技術を説明するためのブロック図。
１ 電圧制御発振器 ２ 周波数てい倍器 ３ 第１位相比較器 ４ 基準発振器 ５ 出力端子 ６ 分周器 ７ 第２位相比較器 ８ アナログ加算器 ９ 信号断続制御回路
Claims (4)
- 【請求項１】 電圧制御発振器と、一定周波数の信号を
発振する基準発振器と、上記電圧制御発振器の発振信号
の周波数をＮてい倍する周波数てい倍器と、この周波数
てい倍器から出力される信号と上記基準発振器から出力
される信号の位相を比較する第１位相比較器とによって
構成されるフェイズロックループにおいて、上記基準発
振器が出力する基準周波数の１／Ｎの周波数の信号と、
上記電圧制御発振器が出力する信号の位相を比較する第
２位相比較器を設け、この第２位相比較器の出力を上記
電圧制御発振器の制御電圧に加算するように構成したフ
ェイズロックループ。 - 【請求項２】 請求項１記載のフェイズロックループに
おいて、第２位相比較器の出力信号を、信号断続制御回
路を通じて加算器に与え、上記電圧制御発振器の発振周
波数が正規の発振周波数の状態で、上記信号断続制御回
路を断に制御し、上記第２位相比較器の位相比較出力が
上記電圧制御発振器に入力されることを阻止するように
構成したフェイズロックループ。 - 【請求項３】 請求項２記載のフェイズロックループに
おいて、信号断続制御回路をアナログスイッチによって
構成したフェイズロックループ。 - 【請求項４】 請求項２記載のフェイズロックループに
おいて、信号断続制御回路をマイクロコンピュータによ
って構成したフェイズロックループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028788A JP2853817B2 (ja) | 1991-02-22 | 1991-02-22 | フェイズロックループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028788A JP2853817B2 (ja) | 1991-02-22 | 1991-02-22 | フェイズロックループ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268820A JPH04268820A (ja) | 1992-09-24 |
| JP2853817B2 true JP2853817B2 (ja) | 1999-02-03 |
Family
ID=12258171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028788A Expired - Lifetime JP2853817B2 (ja) | 1991-02-22 | 1991-02-22 | フェイズロックループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853817B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009014535A1 (en) * | 2007-07-23 | 2009-01-29 | Teradyne, Inc. | Phase locking on aliased frequencies |
| KR101322532B1 (ko) * | 2011-08-31 | 2013-10-28 | 강원대학교산학협력단 | 고조파 발생 회로 및 이를 포함하는 ｌｅｄ 구동장치 |
-
1991
- 1991-02-22 JP JP3028788A patent/JP2853817B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04268820A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US6525612B2 (en) | Mode control of PLL circuit | |
| US4459560A (en) | Plural phase locked loop frequency synthesizer | |
| JP2853817B2 (ja) | フェイズロックループ | |
| US4862106A (en) | Signal generating apparatus using PLL circuit | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JPH06284002A (ja) | Ｐｌｌ回路 | |
| KR960000053Y1 (ko) | 대역가변 dpll회로 | |
| JP2001044826A (ja) | 高周波変調式位相同期ループ回路 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPS5811140B2 (ja) | 原子発振器 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH10163862A (ja) | フェイズロックループ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH08148998A (ja) | Ｐｌｌ回路 | |
| JPH10233681A (ja) | Ｐｌｌ回路 | |
| JPS61225928A (ja) | 周波数シンセサイザの制御方法 | |
| JP2006203513A (ja) | 信号発生装置 | |
| JPH09223963A (ja) | 周波数逓倍装置 | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| JP2002152037A (ja) | 位相同期発振回路 | |
| JP2002152039A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |