JPS61225928A - 周波数シンセサイザの制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は周波数シンセサイザを所望の周波数にロック
させる制御方法に関する。

［発明の技術的背景］ 従来の周波数シンセサイザとしては例えば第３図に示さ
れるようなものがある。同図において基　　　′単周波
数ｆＲの信号を発揚する基準信号発掘器１の出力と、分
周器５の出力周波数ｆ、を有する信号が位相比較器２に
入力される。位相比較器２では基準周波数ｆＲと出力周
波数で、との位相差を検出し、この位相差に応じた電圧
がループフィルタ３を介して電圧制御発振器（ＶＣＯ）
４に入力される。そしてＶＣＯ４から発振周波数ｆｖを
有する信号が前記分周器５に入力される。分周器５には
分周比設定回路６が接続されており、分周比設定回路６
により分周ｔａ５の分周比が設定され、この分周器５の
分周比に応じて周波数シンセサイザ回路は所望の発振周
波数ｆ、を出力する。このような周波数シンセサイザに
おいて、非ロック状態でＶＣＯ４が周波数で、で発振し
ている状態から、周波数ｆ２（ｆ２くｆｖ）へロックさ
せようとする場合には分周比設定回路６により分周器５
の分周比Ｎ２をＮ２＝ｆ２／ｆ９と設定する。このとき
、位相比較器２において、基準周波数ｆＲの位相がｆ、
−ｆ、／Ｎ２の位相よりも進んでいると判定された場合
には分周器５の出力周波数ｆ　　＝ｆ　　ｆ　　／ｆ２
と基準周波数ｆＲとの位相Ｐ　　　　　ＶＲ 差Δｔは Δｔ＝（１／ｆＲ）−（ｆ２／ｆｖｆＲ）＝（ｆ　　−
ｆ　　）／ｆ　　ｆ　　　　　・・・（１）２ＶＲ となる。そしてこの位相差Δｔ＝（ｆ　　−ｆｌ）■ ／ｆ　　ｆ　　が増加して１／ｆＲと等しくなるまでＶ
Ｒ の時間ｔｄ＝ｆｖ／［ｆＲ（ｆｖ−ｆｌ）１・・・（２
）の間は、一般にシンセサイザは周波数を引ぎ込めない
。

［背景技術の問題点］ しかしながら従来の周波数シンセサイザにおいては、非
ロック状態から所望の周波数にロックさせるために分周
比設定回路６により所望の周波数を与える分周比を単純
に設定して行っていたので、周波数ｆＶとｆｌの差が小
さいときには（２）式に示されるように時間ｔｄが非常
に大きくなり、ロックするまでの時間が長くなるという
問題があった。

第４図はｖＣｏ４の発掘周波数ｆｖの最大値と最小値を
それぞれｆｌ、ｆ３とした場合、ｖＣｏ・４の最大周波
数ｆ１で非ロック状態の周波数シンセサイザに時刻ｔｏ
に最大周波数ｆ１と比較的近い周波数ｆ２　となるよう
に分周比を設定したときの周波数変化を示す図であり、
第５図はｖＣｏの最小周波数ｆ３で非ロック状態の周波
数シンセサイザを周波数ｆ２ヘロックさせたときの周波
数変化を示す図である。第４図の場合時間ｔｄは前）ホ
した理由によりかなり長いものであり、第５図のように
周波数ｆ　とｆ３との差が大きい場合時間ｔｄは比較的
短いものとなる。

尚同図において時間ｔｘはロックに要する時間を示す。

［発明の目的〕 そこでこの発明の目的は前記問題点を解決する為に非ロ
ック状態から短時間で所望の周波数にロックし得る周波
数シンセサイザの制御方法を提供することにある。

［発明の概要］ 前記目的を達成する為にこの発明は所望の周波数を与え
る分周比と異なる値に分周器の分周比を設定した後に、
分局器の分周比を所望の周波数を与える分周比に設定し
直すことを特徴とする。

［発明の実施例］ 以下この発明の実施例を詳細に説明する。第１図はこの
発明の一実施例により周波数シンセサイザを制御したと
きの時間とｖＣｏ４の出力周波数との関係を示すグラフ
であり、同図においては非ロック状態でｖＣｏ４は最大
周波数ｆ１で発振しており、そこから最大周波数ｆ１に
比較的近い周波数ｆ２ヘロックさせる場合を示している
。本実施例においては時刻ｔｏにおいて、ｖＣｏ４の出
力周波数がｖＣｏ４の最小周波数ｆ３となるように分周
比設定回路６により分周器５の分周比を設定し、時刻ｔ
１において、分周器５の分周比をｖＣｏ４の出力周波数
が所望の周波数で２になるように設定し直す。時刻ｔｏ
で最小周波数ｆ３となるように分周比を設定すると、ｆ
ｌとｆ３の差が大きいため（２）式に示される時間ｔｄ
、＝ｆ　　／［ｆＲ（ｆ、−ｆ３）］は小さい値となり
短い時間で周波数はｆ３となる。そして、周波数がｆ　
となった後、時刻ｔ１に所望とする周波数ｆｌになるよ
うに分周器５の分周比を設定し直す。

ここでもず　とｆｌの差が大きいため（２）式に示され
る時間ｔｄ２＝ｆ３／［ｆＲ（ｆｌ−ｆ３）］は小さい
値となり、この周波数シンセサイザは最終的に時刻ｔｏ
から時間ｔｘだけかかつて周波数ｆ２にロックする。そ
の際、仮に設定する周波数ｆｘ（この場合ｆ３）、およ
び所望とする周波数ｆ　へ設定するまでの時間ｔ１〜ｔ
ｏを最適に選ぶことにより、第４図のように単純にｆｌ
へ設定するときと比べてロックに要する時間ｔｘが大幅
に短くなる。尚１ｌ−１ｏはｆＸの値を選ぶことにより
数［ｍｓ　ｅ　ｃ　ｌ以下にすることもできるので、仮
に、始めにｖＣｏ４が最小周波数ｆ３で発振していても
、２回分周比を設定することによる時＠ｔｘの増加をわ
ずかな量に抑えられる。

第２図はＶＣＯ４が非ロック状態で最小周波数ｆ３で発
振しておりそこからＶＣＯ４の最小発振周波数ｆ３に比
較的近い周波数ｆ４ヘロックさせる場合のＶＣＯ４の出
力周波数と時間の関係を示すグラフである。この場合は
、１度ＶＣＯ４の最大周波数ｆ１へ設定した後、所望の
周波数ｆ４へ設定し直すことにより、ロックに要する総
合時間ｔｘを、単純に周波数ｆ４へ設定するときと比べ
て大幅に短くすることができる。

［発明の効果］ 以上詳細に説明したように電源投入時などの非ロック状
態から所望のロックさせたい周波数にロックさせる際に
、それぞれ一度ｖＣＯの最小、最大周波数などロックさ
せたい周波数との差が大きい周波数に設定した後に、所
望の周波数になるように分局器を設定し直すことにより
、位相比較器に入力される位相が逆となって周波数の引
き込みが不可能な時間を短くでき、所望の周波数にロッ
クするまでの時間を短くできる。特に５ＡＷＶＣＯなと
変調感度の小さいＶＣＯを用いたときなど、ＶＣＯの最
大または最小周波数の近くの周波数へロックさせねばな
らないことが起こるが、この発明を用いることにより、
電源投入時などの非ロック状態からロックに要する時間
を大幅に短くすることができる。

【図面の簡単な説明】

第１図及び第２図はこの発明の一実施例に係り、第１図
はＶＣＯの最大周波数ｆ１からこれと比較的近い周波数
ｆ２ヘロックさせるときの周波数変化を示す図、第２図
はＶＣＯの最小周波数ｆ３ｈＸらこれと比較的近い周波
数ｆ４ヘロックさせるときの周波数変化を示す図、第３
図は周波数シンセサイザの一般的構成を示すブロック図
、第４図及び第５図は従来の周波数シンセサイザにおけ
る周波数の変化を示すグラフであり、第４図はＶＣＯの
最大周波数ｆ１からこれと比較的近い周波数ｆ２ヘロッ
クさせるときの周波数変化を示す図、第５図はＶＣＯの
最小周波数ｆ３から周波数ｆ２ヘロックさせたときの周
波数変化を示す図である。 １・・・基準信号発振器、２・・・位相比較器、３・・
・ループフィルタ、４・・・電圧制御発振器、５・・・
分周器、６・・・分周比設定回路。 第２図

Claims (1)

【特許請求の範囲】
1. 基準信号発生器で発生する基準周波数信号と電圧制御発
   振器の出力信号を分周器で分周した周波数を有する信号
   とを位相比較器により比較し、位相比較器から出力され
   る前記位相差に応じた電圧をループフィルタを介して前
   記電圧制御発振器に入力して、前記電圧制御発振器から
   所望の周波数を有する信号を得る周波数シンセサイザに
   おいて、前記周波数シンセサイザの非ロック状態時に、
   所望の周波数を与える分周比と異なる値に前記分周器の
   分周比を設定した後、該分周器の分周比を所望の周波数
   を与える分周比に設定し直すことを特徴とする周波数シ
   ンセサイザの制御方法。