JPS624751B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、外部点火装置と、データ母線および
アドレス母線を介して各々少なくとも１つの固定
値記憶装置、作業記憶装置並びに入力／出力ユニ
ツトに接続されているマイクロプロセサから成る
マイクロ計算機−系とを有し、その際前記入力／
出力−ユニツトに、作動パラメータに依存した信
号を発生するための外部の信号発生器が接続され
ている、作動パラメータに依存し、かつ繰り返し
過程、例えば内燃機関の点火過程を制御するため
の装置に関する。

マイクロプロセサが設けられている、車両の制
御装置は例えば次に挙げる文献から公知である。

エレクトロニクス、1977年１月20日、第102頁
以下 エレクトロニツク．デザイン１ 1977年１月４日、第34頁以下 エレクトロニーク、1977年、第４号第48頁以下 SAE−ペーパー Nr.750432、アプリケーシヨ
ン．オブ．マイクロプロセサス．トウ．ザ．オー
トモービル、第65頁以下 etz−ｂ、第28巻、1976年、第15号、第496頁以
下 コンピユータ、1974年８月、第33頁以下 更に、車両乃至内燃機関の過程を制御するため
に、固定配線された計算機は、例えばドイツ連邦
共和国特許公開第2504843号公報（米国−出願第
660858号、1976年２月24日）から公知である。こ
の種の固定配線された計算機はマイクロプロセサ
−系に比して融通性が悪いという欠点を有し、一
方公知のマイクロプロセサ−系は必要な入力／出
力−ユニツトおよび更にこのユニツトに依存する
必要な記憶値に依存して固定値記憶装置において
外部で加えられる信号を選択しかつ処理するため
の煩雑なプログラムに基づいて、長く、従つて緩
慢な計算過程を実施しなければならず、この計算
過程は例えば回転数が高い場合計算の精度をある
程度犠牲にしなければならないことがある。

従つて本発明の課題は冒頭に述べた形式の制御
装置から出発して、上述の欠点が回避された制御
装置を提供することである。

この課題は本発明により、入力／出力−ユニツ
トにおいて回転数に依存した信号を計数する計数
器が接続されており、前記計数器中で持続的に計
数インターバルが経過しその長さが、データ母線
を介した計数器のセツトにより制御可能で、かつ
その時間的な位置が、少なくとも１つの外部の基
準マークにより制御可能であり、比較入力側が一
方で計数器に接続され、他方でその記憶内容がそ
の都度データ母線を介して読込み可能な中間記憶
装置に接続されているコンパレータを設け、コン
パレータ出力側によつて制御される、複数の命令
チヤネルを有し、その前以つての選択がデータ母
線を介して制御される選択論理回路によつて行な
われる出力段装置とを設けるようにしたことによ
つて解決される。

本発明による装置は入力／出力−ユニツトで外
部から加えられる制御信号を大幅に選択および接
続することにより、外部から加えられる情報を切
換命令に迅速に処理することができるようにな
り、その際この選択および接続はマイクロプロセ
サによりデータ母線およびアドレス母線を介して
制御されるという利点を有する。これによりこの
系は非常に多面的になり、種々の型の内燃機関お
よびマイクロプロセサに簡単に適合するようにな
る。この入力／出力−ユニツトは簡単に集積でき
かつ公知のマイクロプロセサではまだ適していな
い、プログラム制御による種々の計数過程が可能
になる。更に機関のその都度の作動状態を伝達す
る切換信号の記憶ができるようになる。必要であ
れば記憶されたこの値を読出すことができる。

本発明の特別な利点は時限素子が、入力／出力
−ユニツトにおいてクロツク周波数を計数するた
めの計数器として設けられていることであり、そ
の際計数開始すべき計数状態はデータ母線から転
送することができる。これによりデータ母線を介
して時限素子の不安定時間の微妙な差異を調節で
きかつそれらを読出しできる。更に出力段装置に
おける定常電流を遮断するために計数器として形
成されている回転数検知段を設けると特に有利で
ある。この段によつて、限界回転数に至らない場
合にデータ母線に、このことを検知でき、かつ出
力段装置における相応の遮断をトリガできる信号
が伝送される。

次に本発明を図面を用いて詳細に説明する。

第１図に図示のマイクロ計算機系においてマイ
クロプロセサ１０は作業記憶装置（RAM）１
１、固定値記憶装置（ROM、PROMまたは
EPROM）１２、入力／出力−ユニツト１３にデ
ータ母線１４およびアドレス母線１５を介して接
続されている。伝送すべき情報内容に依存して乃
至選択可能なアドレスの数に依存してこの種のデ
ータ母線１４は例えば８本の個別線から形成さ
れ、アドレス母線１５は例えば３本の個別線から
形成されている。構成部分１０乃至１２を接続す
る読出し−命令線１６は端子１７を介して入力／
出力−ユニツト１３に接続されており、かつこの
線は加えられたまたは記憶された情報を呼出すた
めに用いられる。構成部分１０，１１を接続する
書込み−命令線１８は端子１９を介して同様に入
力／出力−ユニツト１３に接続されており、かつ
中間記憶装置に情報を読込むために用いられる。
プログラム中断−命令線（インタラプト）２０
は、入力／出力−ユニツト１３から出て端子２１
を介してマイクロプロセサ１０に接続されてい
る。この線は所定の情報が存在する場合、丁度そ
の時にマイクロプロセサで経過中のプログラムを
中断するために用いられる。マイクロプロセサ１
０から消去−命令線（クリア）２２が端子２３を
介して入力／出力−ユニツト１３に接続されてい
る。この線は所定の開始条件を、例えばプログラ
ムの開始において形成するために用いられる。周
波数発生器２４はマイクロプロセサ１０に接続さ
れており、この構成要素に基本クロツク周波数を
供給する。この基本クロツク周波数から分周によ
つて得られる周波数は端子２５を介して入力／出
力−ユニツトに供給される。給電電圧を供給する
端子２６は電圧安定化回路２７に接続されてい
る。この回路で安定化された出力電圧は端子２
８、並びに電子装置を含んでいる全部の構成素子
に供給される。

入力回路２９は、外部の信号発生器に接続され
ている７つの入力側３０乃至３６を有する。これ
により例えば内燃機関のその都度の状態が計算機
系に伝達される。入力側３０，３１に接続されて
いる発生器装置３７は有利には内燃機関のクラン
ク軸に接続されていて、周囲に複数の歯３７１が
取付けられている歯付円板３７０から成つてい
る。これらの歯は、各々の強磁性の歯がこの誘導
形検出器３７２において磁束の変化を誘起し、こ
の結果電圧信号を発生せしめるようにすることに
よつて第１の検出器３７２によつて走査される。
この検出器から発生される回転数に依存した信号
列は入力側３０に供給される。強磁性の歯のかわ
りに別の検出器によつて走査可能な別のマークを
設けることもできる。従つて例えばこの板を周囲
の方向にストライプ状に磁化できまたは光学装置
により走査可能な穴あき装置を有することができ
る。基準マーク３７３が同様に板３７０に設けら
れている。この基準マーク３７３は勿論別の板ま
たは別の回転部材に設けることもできる。基準マ
ーク３７３は第２の検出器３７４によつて走査さ
れ、基準マーク信号が入力側３１に供給される。
内燃機関、乃至車両の別の情報が給電電圧Ｕ、温
度Ｔ、絞り弁位置α、絞り弁スイツチ３８の位置
および始動スイツチ３９の位置として入力側３２
乃至３６に加えられる。更に別のこのような情報
の数は任意に増やすことができ、図示の情報に限
定されない。入力側３０乃至３６に供給される図
示の７つの入力情報は入力回路２９で選択され、
妨害が除かれ、必要に応じてデジタル化される。
出力側からこれらの情報は端子４０乃至４６を介
して入力／出力−ユニツト１３に供給される。情
報が入力回路２９でアナログ形で存在する場合、
これらの情報は入力回路２９に設けられている
AD変換器で周波数に変換される。信号選択は例
えばシユミツト−トリガを用いて行なわれる。妨
害に対して公知のチヤタリング防止−回路並びに
過電圧に対する保護回路を使用することができ
る。

入力／出力−ユニツトの２つの出力段出力側は
端子４７，４８を介して切換出力段４９，５０に
接続されている。これらの出力段は図示の例では
点火出力段として構成されている。この種の点火
出力段は公知のように点火コイルの１次電流回路
に半導体スイツチが設けられている。点火コイル
の２次電流回路には少なくとも１つの点火区間５
１，５２乃至点火プラグが設けられている。同様
にこれらの切換出力段４９，５０または別の切換
出力段も燃料噴射制御に使用することができる。

図示の公知のマイクロプロセサ−系の作動は公
知であり、多数の文献で説明されている。冒頭で
述べた公知技術のほかにこの関連で特に個個のユ
ニツトの構造および接続形成並びにその作動やプ
ログラミングについて詳細に記述されている、
種々のマイクロプロセサ−製造者の使用ハンドブ
ツクを指摘しておく。構造の変形や回路の可能性
（または提案）が非常に詳細に示されている。１
例としてRCA社のハンドブツク“ユーザ・マニ
ユエル・フオー・ザCDP 1802 コスマツク・マ
イクロプロセサ MPM−201A”および“RCA、
インテグレーテイド・サーキツツ、SSD−210、
４−76”を挙げる。

固定値記憶装置１２に記憶されたプログラムに
基づいてマイクロプロセサ１０から入力／出力−
ユニツト１３の外部に加えられる情報は固定に記
憶された情報と関連して処理される。計算された
結果、この実施例においては点火時点および閉成
時間は更に、所望の切換命令を実施するために切
換出力段４９，５０に送出される。最終結果およ
び中間結果は一部が作業記憶装置１１に中間記憶
され、それから必要の場合はマイクロプロセサに
より再度呼出される。

使用されるマイクロプロセサ、固定値記憶装置
および作業記憶装置の数は図示の例に限定され
ず、処理すべき情報、プログラムの量それから記
憶されたデータの量に依存して増やすことができ
る。この数は勿論その都度使用される構成部分の
型、乃至その作業および記憶能力、即ち例えばビ
ツト数にも依存する。

本発明の第２図に図示の実施例において回転数
信号が加えられる端子４０は周波数逓倍段６０を
介して第１の計数器６１のクロツク入力側Ｃに接
続されている。データ母線１４は第１の中間記憶
装置６２を介して第１の計数器６１のセツト入力
側に接続されている。第１の中間記憶装置の転送
入力側は端子６３を介して制御される。第１の計
数器６１の計数出力側はコンパレータ６４の第１
の比較入力側に接続されるとともに、第１のゲー
ト段６５を介してデータ母線１４に接続されてい
る。有利には異なつた伝送−ゲートの並列接続と
して構成されている第１のゲート段６５は端子６
６を介して制御される。基準マーク信号を供給す
る端子４１はOR−ゲート６７を介して第１の計
数器６１の準備入力側（プリセツトエネーブル）
PEに接続されている。第１の計数器６１のあふ
れ出力側（キヤリー・アウト）はOR−ゲート６
７の別の入力側に接続されている。コンパレータ
６４の第２の比較入力側は第２の中間記憶装置６
８を介してデータ母線１４に接続されている。第
２の中間記憶装置は端子６９を介して制御され
る。コンパレータ６４の出力側はフリツプフロツ
プ７０のセツト入力側Ｓに接続されている。その
フリツプフロツプの出力側は端子７１を介して選
択論理回路７２のセツト入力側に接続されてい
る。個々の出力段チヤネルの選択はデータ母線１
４から、出力側が同様に選択論理回路７２に接続
されており、端子７４を介して制御される第１の
デコーダ段７３を介して行なわれる。構成部分７
２，７３の詳細な接続は第６図に示されている。
２つのJK−フリツプフロツプ７５，７６のＪ−
およびＫ−入力側は選択論理回路７２の出力側に
接続されている。２つのフリツプフロツプ７５，
７６の各々１つの出力側は切換出力段４９，５０
を制御するための２つの端子４７，４８の各々に
接続されている。端子２３はフリツプフロツプ７
７のリセツト入力側Ｒに接続されている。フリツ
プフロツプ７７の出力側は端子７８を介してフリ
ツプフロツプ−装置７５，７６のリセツト入力側
Ｒに接続されている。フリツプフロツプ７７のセ
ツト入力側は端子７４に接続されている。

切換出力段４９，５０の定常電流を遮断するた
めに第２の計数器７９が設けられている。この計
数器のセツト入力側は第３の中間記憶装置８０を
介してデータ母線１４に接続されている。第３の
中間記憶装置８０は端子８１を介して制御され
る。第２の計数器７９のクロツク入力側Ｃはクロ
ツク周波数を供給する端子８２に接続されてい
る。第２の計数器７９のプリセツトエネーブル入
力側PEは周波数逓倍段６０の出力側に接続され
ている。あふれ出力側COはフリツプフロツプ８
３のセツト入力側Ｓに接続されている。このフリ
ツプフロツプの出力側はフリツプフロツプ７０の
出力側と同様にOR−ゲート８４を介して端子２
１に接続されている。

種々の、必要な時間インターバルを発生せしむ
るために第３の計数器８５として形成されている
時限素子が設けられている。この素子のセツト入
力側はデータ母線１４に接続されている。クロツ
ク入力側Ｃはクロツク周波数を供給する端子８６
に接続されている。プリセツトエネーブル入力側
PEは端子８７に接続されている。あふれ出力側
COはフリツプフロツプ８８のリセツト入力側Ｒ
に接続されている。フリツプフロツプの出力側は
第３の計数器８５のゲート入力側（キヤリー・イ
ン）CIに接続されている。フリツプフロツプ８
８のセツト入力側Ｓは端子８７を介して制御され
る。

基準マーク信号をマイクロプロセサに伝達する
ために端子４１はフリツプフロツプ９０のセツト
入力側に接続されている。フリツプフロツプ９０
の出力側は応答−ゲート段９１の入力側ｂに接続
されている。端子９２を介して制御されるこの応
答−ゲート段９１の出力側はデータ母線１４に接
続されている。このゲート段の入力側ａ，ｃ乃至
ｈは各々、フリツプフロツプ８８，８３，７０の
出力側、２つの端子４５，４６並びに２つのフリ
ツプフロツプ７５，７６の出力側に接続されてい
る。

フリツプフロツプ７０，８３，９０のリセツト
入力側Ｒの制御は、データ母線１４に接続された
第２のデコーダ段９３により行なわれる。この段
の制御入力側は端子７４に接続されている。

図示の回路、並びに以下図示する回路に対する
入力信号は有利には基本周波数で処理されるか乃
至同期化される。しかしこのために必要な同期化
段は簡略化のため詳細には図示されていないが、
冒頭に述べたドイツ連邦共和国特許公開第
2504843号公報、第４図から公知である。そこに
図示されている回路は同時に周波数を２倍にする
ためにも用いられる。場合によつては出力側に必
要な増幅器段も同様に図示されていない。それら
はその都度、必要に応じておよび信号レベルに応
じて設けることができる。

第３図に図示のデコーダ装置１００の入力側は
アドレス母線１５に接続されておりかつ端子１
７，１９を介して読出し−命令線１６および書込
み−命令線１８に接続されている。デコーダ装置
１００の出力側は端子６３，６６，６９，７４，
８１，８７，９２および１１４に接続されてい
る。このデコーダ装置１００は同様に入力／出力
−ユニツト１３に設けられており、上記の端子に
接続されているゲート段、中間記憶装置、デコー
ダ段および計数器を制御するために用いられる。
加えられる入力信号に依存して、デコーダ装置１
００の１つまたは複数の出力端子に信号が生じ
る。この信号により各々の端子に接続されている
段が作動される。これにより例えば信号がゲート
段を通過できるかまたは計数器が加えられた計数
値を引受けできる。これらの一連の命令はプログ
ラムに関してマイクロプロセサに固定され、線１
５，１６，１８を介して命令として送出される。

第２図および第３図に図示された入力／出力−
ユニツト１３の原則的な作動を、第１図に示した
計算機系と関連して以下第４図に示す信号／計数
状態−ダイヤグラムに基づいて説明する。端子４
０に加えられる回転数−信号列の周波数は周波数
逓倍段６０において逓倍、有利には２倍にされ、
信号例Ａとして、逆方向計数器として構成されて
いる第１の計数器６１のクロツク入力側に生じ
る。第４図に図示の信号列は、回転数パラメータ
が一定にとどまつている場合として示されてい
る。基準マーク信号Ｂは計数器６１のプリセツト
エネーブル入力側PEで、この計数器が第１の中
間記憶装置６２に記憶された計数値でセツトする
ように作用する。中間記憶されたこの計数値はそ
の前に既に、端子６３に加わる信号に基づいて母
線１４から転送されている。この転送された計数
値は信号列Ａのクロツクで、計数状態零において
あふれ出力側COにあふれ信号Ｃが生じるまでダ
ウン方向に計数される。このあふれ信号Ｃは再び
OR−ゲート６７を介して計数器６１を新たにセ
ツトするように作用する。従つてこの信号Ｃは付
加的な内部の基準マーク信号のように作用する。
外部の基準マーク信号Ｂが新たに発生するまでに
経過する計数インタバルの数は例えば内燃機関の
シリンダの数に相応する。８−シリンダ−内燃機
関においては回転毎に４つの基準マークが必要で
ある。図においてはこのために１つの外部基準マ
ーク信号Ｂおよび３つの内部基準マーク信号Ｃが
回転毎に設けられている。図示されていない第５
のサイクルの開始時点で外部および内部基準マー
クが一致する。勿論２つの外部基準マークおよび
２つの内部基準マークを設けることもできる。

中間記憶装置６２から転送される計数値は可変
であり、プログラムによつて、その都度加えられ
るパラメータに依存して確定される。計数器６１
の出力側にその都度加えられる計数状態は、端子
６６に加えられる信号に基づいて、マイクロプロ
セサによつてデータ母線１４および第１のゲート
段６５を介して各々任意の時点で読出すことがで
きる。

第２の中間記憶装置６８においてはその制御入
力側に加えられる信号列Ｄのクロツクでその都度
データ母線を介して加えられる計数値が中間記憶
される。この計数値は図示の実施例においてはＺ
１およびＺ２の間で交代する。中間記憶されたこ
の計数値はコンパレータ６４の第２の比較入力側
に加えられる。計数器６１の計数状態が計数値Ｚ
２に達すると、コンパレータ６４は第１の出力信
号を送出し、計数状態Ｚ１に達すると第２の出力
信号を送出する。この出力信号は信号列Ｅとして
図示されている。信号列Ｅの信号によりその都度
フリツプフロツプ７０はセツトされ、第２のデコ
ーダ段９３の信号によりその都度リセツトされ
る。フリツプフロツプ７０の出力信号により、即
ち信号Ｅにより間接的に、再度第１のデコーダ段
７３により制御される選択論理回路７２を介して
交互にフリツプフロツプ−装置７５，７６がセツ
トおよびリセツトされ、この結果この装置の出力
側に信号列ＪおよびＫが生じる。このことを第６
図に関連して更に詳細に説明する。信号列Ｊおよ
びＫは交互に切換段４９，５０を制御し、例えば
点火装置において点火コイルの１次電流回路の電
気スイツチの閉成時間を前以つて決め、その際信
号端部によりその都度点火がトリガされる。噴射
装置においてはこのことは噴射持続時間および噴
射時点に相応する。

プログラムの開始点で端子２３を介して、フリ
ツプフロツプ７７をリセツトする消去−信号が発
生され、この結果フリツプフロツプ−装置７５，
７６が再度リセツトされる。この装置により所定
の開始条件が形成される。フリツプフロツプ７７
のセツトは引次いでデコーダ装置１００および端
子７４を介して行なわれる。

切換出力段４９，５０の定常電流遮断を確実に
するために所定の回転数を下回ると電流が遮断す
るように、即ち切換出力段４９，５０に設けられ
ている電気スイツチが開放するようにする。この
低い方の限界回転数を検知するために、計数器７
９はその都度の信号Ａにより、中間記憶装置８０
に中間記憶された計数値にプリセツトされ、端子
８２に加えられるクロツク周波数の周波数でダウ
ン方向に計数される。この限界回転数の上では２
つの信号Ａの間の時間は、計数状態零に達するに
は十分でない、即ちあふれ出力側COにあふれ信
号が生じない。固定限界回転数からこの種のあふ
れ信号が発生し、フリツプフロツプ８３をセツト
する。このことは一方で応答−ゲート段９１の入
力側Ｃを介してマイクロプロセサに伝達され、他
方で端子２１にその都度経過中のプログラムを遮
断することができる所謂インタラプト−信号が発
生される。走行中のプログラムをインタラプト−
信号によつて中間遮断することは公知であり、冒
頭に述べた公知技術に記述されている。限界回転
数はデータ母線１４を介して、この母線から中間
記憶装置８０に可変の計数値を転送することによ
つて変化することができる。

第３の計数器８５はフリツプフロツプ８８と一
緒に、系に対して種々の、必要な制御時間を発生
することができる時限素子を形成する。デコーダ
装置１００の端子８７に加わる制御信号によつて
同時にフリツプフロツプがセツトされ、計数器８
５はデータ母線１４から加えられる計数値にプリ
セツトされる。この計数値から端子８６に加えら
れるクロツク周波数により、計数状態が零に達
し、あふれ出力側COにフリツプフロツプ８８に
対するリセツト信号が生じるまでダウン方向に計
数される。このリセツト信号がフリツプフロツプ
８８をリセツトし、同様に計数器８５を別の計数
過程に対するゲート入力側CIを介して遮断す
る。フリツプフロツプ８８の出力信号の信号持続
時間が時限素子の不安定時間を予め決定する。マ
イクロプロセサの側の読出しは応答−ゲート段９
１を介して行うことができる。絞り弁スイツチ３
８および始動スイツチ３９の切換状態のような状
態は端子４５，４６を介して読出すことができ
る。このことは端子４７，４８の制御出力信号と
同じ関係にある。これらの情報全部は応答−ゲー
ト段９１に集められ、一部がフリツプフロツプ８
８，９０，８３，７０に記憶される。読出しは端
子９２に加わる制御信号により行なわれる。

デコーダ装置１００によりアドレス、書込み−
および読出し信号から記憶信号および計数器をプ
ログラム制御によりセツトするために並びにレジ
スタおよび計数器から読出すための制御信号が発
生されるのみならず、プログラムからも複数の入
力／出力−ユニツトを選択することができる。こ
れらのユニツトは例えば、同時にマイクロプロセ
サに接続することができる。従つて例えば２つの
入力／出力−ユニツトを用いて組合された点火−
および噴射系が可能である。

リセツト段として作用する第２のデコーダ段２
３の、第５図に図示されている回路の実施例では
３つのNOR−ゲート９３０，９３１，９３２が
設けられている。これらのゲート９３０乃至９３
２の各々の入力側はデータ母線１４の１本の線に
接続されており、一方各々の他方の入力側はイン
バータ９３３を介して端子７４に接続されてい
る。３つのNOR−ゲート９３０乃至９３２の
各々別の入力側はデータ母線の各々別の線に接続
されている。３つ全部の入力側に０−信号が加わ
つたときにのみ、NOR−ゲート−出力側の１つ
に出力信号が生じる。このことは、次のような場
合にあてはまる。即ちまずデータ母線１４の共通
のデータ線に０−信号が加わり、更に端子７４に
制御信号が加わり、この信号がインバータ９３３
を介して０−信号に変換され、付加的に０−信号
が、データ母線の、特殊な、各々NOR−ゲート
に所属するデータ線に加えられる場合である。

第６図には制御−デコーダ段７３並びに選択論
理回路７２の回路の実施例が示されている。デー
タ母線１４の第１のデータ線１４０はNAND−ゲ
ート７３０を介して第１のＤ−フリツプフロツプ
７３１のクロツク入力側に接続されている。
NAND−ゲート７３０の出力側は２つのAND−
ゲート７３２，７３３の入力側に各々接続されて
いる。これらのAND−ゲートの出力側は各各２
つの別のＤ−フリツプフロツプ７３４，７３５の
クロツク入力側に接続されている。これらのフリ
ツプフロツプ７３４，７３５のＤ−入力側は第２
のデータ線１４１に接続されている。第３のデー
タ線１４２はAND−ゲート７３２の第２の入力
側に接続されており、かつインバータ７３６を介
してAND−ゲート７３３の第２の入力側に接続
されている。フリツプフロツプ７３４の２つの相
補的な出力側は各々１つのAND−ゲート７２
０，７２１を介してJK−フリツプフロツプ７５
の２つの入力側に接続されており、一方でＤ−フ
リツプフロツプ７３５の２つの相補的な出力側は
各々１つの別のAND−ゲート７２２，７２３を
介してJK−フリツプフロツプ７６の２つの入力
側に接続されている。Ｄ−フリツプフロツプ７３
１の出力側はAND−ゲート７２４を介してOR−
ゲート７２５の入力側に接続されている。このゲ
ートの出力側はAND−ゲート７２０乃至７２３
の各々の第２の入力側に接続されている。端子７
１はAND−ゲート７２４の別の入力側に接続さ
れている。

第６図に図示の装置の作動を説明するために第
４図に示したダイヤフラムを再度使用する。フリ
ツプフロツプ７３１を介して、反転出力側が１−
信号を有すると、端子７１からの信号Ｅが遮断で
きる。この場合２つのＪ−Ｋ−フリツプフロツプ
７５，７６の制御は、例えば限界回転数以下で出
力段の遮断の場合に必要なことであるが、データ
母線１４を介してのみ行なわれる。フリツプフロ
ツプ７３１の反転入力側に０−信号が加わると、
信号ＥによりAND−ゲート７２０乃至７２３の
釈放が行なわれる。信号Ｅまたはフリツプフロツ
プ７３１の反転出力信号によりフリツプフロツプ
７５またはフリツプフロツプ７６のいずれが作動
されるかが、第１のデコーダ段７３において決定
される。端子７４に加わる制御信号列Ｆはデータ
導体１４０に１−信号が存在する場合にNAND−
ゲート７３０の出力側に発生する。この信号列は
データ線１４２に１−信号または０−信号が加え
られるかに依存してフリツプフロツプ７３４また
はフリツプフロツプ７３５に対してクロツク信号
として作用する。最初に図示されている信号Ｆは
データ線１４２に加わる１−信号に基づいてフリ
ツプフロツプ７３４に作用する。この信号Ｆが生
じてデータ線１４１に０−信号が加えられると、
フリツプフロツプ７３４の、AND−ゲート７２
１と接続されている出力側が１−信号から０−信
号に変換する。第２の信号Ｆはデータ線１４２に
０−信号が加えられることによりフリツプフロツ
プ７３５に対するクロツク信号として作用する。
同時に１−信号がデータ線１４０に加えられると
すると、フリツプフロツプ７３５の、AND−ゲ
ート７２３と接続されている出力側は０−信号か
ら１−信号に変わる。第３の信号Ｆは再度Ｄ−フ
リツプフロツプ７３５に作用する。その際このフ
リツプフロツプの出力側は、データ線１４１に０
−信号が加えられるために再度０−信号に変わ
る。この過程は上記の順序で繰り返される。信号
列ＨおよびＧ、乃至これらの反転された信号列が
AND−ゲート７２０乃至７２３を介して信号列
Ｅと結合すると、信号列ＪおよびＫが生じる。こ
の信号列により−既述のように−点火出力段に対
する閉成時間を決定することができる。Ｄ−フリ
ツプフロツプ７３１の反転出力側に１−信号が加
えられた場合、即ちマイクロプロセサによる出力
段装置の直接の制御の場合信号列ＧおよびＨは直
接信号列ＪおよびＫとして出力側４７，４８に伝
送される。この伝送は、Ｊ−Ｋ−フリツプフロツ
プ７５，７６に加えられる、詳細には図示されて
いないクロツク周波数により行なわれる。このク
ロツク周波数の周波数は信号列ＧおよびＨの周波
数と比較すると非常に高い。

第７図には入力／出力−ユニツト１３の別の実
施例が示されている。このユニツトは一部が既に
図示および説明した構成素子に接続されている。
その際これらの素子には同じ記号を付し説明を省
略する。外部の発生器信号が加えられる端子４
０，４２乃至４４は有利には複数の伝送−ゲート
の並列接続から成る切換装置１１０を介して周波
数逓倍段１１１に接続されている。この周波数逓
倍段の出力側は、第４の計数器１１２のクロツク
入力側Ｃに接続されている。第４の計数器１１２
の計数出力側は有利には複数の伝送−ゲートから
成つている第３のゲート段１１３を介してデータ
母線１４に接続されている。第３のゲート段１１
３の制御は、デコーダ装置１００の別の出力端子
でもある端子１１４を介して行なわれる。第４の
計数器１１２のゲート出力側CIはフリツプフロ
ツプ８８の出力側に接続されている。

基本クロツク周波数を供給する端子２５は分周
器１１５の入力側に接続されている。この分周器
の８つの出力側には有利には８つの異なつた出力
周波数が加えられる。１方の４つの出力周波数は
切換装置１１６および端子８２を介して第２の計
数器７９のクロツク入力側Ｃに供給される。他方
の４つの出力周波数は別の切換装置１１７の端子
８６を介して第３の計数器８５のクロツク入力側
に供給される。３つの切換装置１１０，１１６，
１１７を制御するためのデータ母線１４は２つの
切換−デコーダ段１１８，１１９を介して上記の
切換装置の切換入力側に接続されている。切換命
令のトリガは、切換−デコーダ段１１８，１１９
に接続されている端子７４を介して行なわれる。

第７図に図示した、入力／出力−ユニツト１３
に対する付加的な回路装置の作動は次の通りであ
る。即ちその都度選択されて、周波数逓倍段で２
倍にされた発生器周波数が計数器１１２で例えば
８−ビツト−データ語に変換され、この語は端子
１１４によつて制御されてデータ母線１４で読込
むことができる。更に計数器１２にその都度加え
られるクロツク周波数は、時限素子８５，８６に
よつて前以つて決められたゲート時間の間計数さ
れる。従つて最終計数状態は加えられた発生器信
号の大きさであり、データ語としてデータ母線１
４を介してマイクロプロセサによつて検出でき
る。

入力／出力−ユニツト１３の融通性を高めるた
めには計数器８５，７９のクロツク周波数を変化
せしめればよい。このことは、異なつて分周され
た基本クロツク周波数を切換装置１１６，１１７
を介して２つの計数器７９，８５に供給すること
によつて行なわれる。分周された周波数の選択は
データ母線および、切換装置１１６，１１７を作
動できる切換デコーダ段１１８，１１９を介して
行なわれる。一方でクロツク周波数を、他方で転
送された計数値を変化するとによつて上記の計数
器の使用能力および作動領域は非常に広範にな
る。端子７４に加わる信号に基づいてデコーダ段
１１８，１１９の出力側の１方に出力信号が生
じ、これにより切換装置１１０，１１６，１１７
に設けられている伝送−ゲートの１つが加えられ
た周波数を導通接続する。

次に、例えば上記の回路に使用することのでき
る市販されている構成部分を示す。列挙する構成
部分は全部RCA社のもので（１つの例外を除い
て）、RCA社の番号が付されている。

マイクロプロセサ１０
CDP 1802 ＤまたはCDP 1802C 作業記憶装置１１ CDP 1824 固定値記憶装置１２ CDP 1833 CD 計数器６１，７９，８５，１１２ 4029 中間記憶装置６２，６８，８０ 4042 コンパレータ６４
MC 14 585（モートローラ社） ゲート段６５，９１，１１３ 4016 デコーダ段７３，９３，１００，１１８，１１９
CD 4556 切換装置１１０，１１６，１１７4016または4052 分周段１１５ 4040

【図面の簡単な説明】

第１図は内燃機関用の公知のマイクロ計算機−
系のブロツク図、第２図は本発明の実施例のブロ
ツク図、第３図は第２図の、データ母線に接続さ
れている切換素子を制御するためのデコーダ装置
の接続図、第４図は第２図および第３図に図示さ
れている本発明の実施例の作動を説明するための
信号／計数状態−ダイヤグラム、第５図はリセツ
ト段の回路の実施例を示す接続図、第６図は制御
−デコーダ段および選択論理回路の回路の実施例
を示す接続図、第７図は本発明の利の実施例を示
すブロツク図である。 １０……マイクロプロセサ、１３……入力／出
力−ユニツト、１４……データ母線、１５……ア
ドレス母線、４９，５０……切換出力段、６０，
１１１……周波数逓倍段、６１，７９，８５，１
１２……計数器、６４……コンパレータ、６７…
…OR素子、７０，７５，７６，８３，８８，９
０……フリツプフロツプ、７２……選択論理回
路、７３……デコーダ段、９１……応答ゲート
段、１００……デコーダ装置、１１０，１１６，
１１７……切換装置、１１３……ゲート段、１１
５……分周器、１１８，１１９……切換デコーダ
段。

Claims (1)

1. 【特許請求の範囲】 １ 外部点火装置と、データ母線およびアドレス
   母線を介して各々少なくとも１つの固定値記憶装
   置（ROM、PROM）、作業記憶装置（RAM）並
   びに入力／出力ユニツトに接続されているマイク
   ロプロセサから成るマイクロ計算機−系とを有
   し、その際前記入力／出力−ユニツトに、作動パ
   ラメータに依存した信号を発生するための外部の
   信号発生器が接続されている、作動パラメータに
   依存し、かつ繰り返し過程を制御するための装置
   において、入力／出力−ユニツト１３において回
   転数に依存した信号を計数する計数器６１が接続
   されており、前記計数器中で持続的に計数インタ
   ーバルが経過しその長さが、データ母線１４を介
   した計数器６１のセツトにより制御可能で、かつ
   その時間的な位置が、少なくとも１つの外部の基
   準マーク３７３により制御可能であり、比較入力
   側が一方で計数器６１に接続され他方でその記憶
   内容がその都度データ母線１４を介して読込み可
   能な中間記憶装置６８に接続されているコンパレ
   ータ６４を設け、コンパレータ出力側によつて制
   御される、複数の命令チヤネルを有し、その前以
   つての選択がデータ母線を介して制御される選択
   論理回路７２，７３によつて行なわれる出力段装
   置７２，７５，７６，４９，５０とを設けたこと
   を特徴とする装置。 ２ 別の、内部の基準マークを発生せしめるため
   に、外部の基準マーク入力側および計数器６１の
   あふれ入力側をOR−素子６７を介して相互に接
   続した特許請求の範囲第１項記載の装置。 ３ 計数器６１の計数入力側に周波数逓倍段６０
   を前置接続した特許請求の範囲第１項記載の装
   置。 ４ 少なくとも１つの別の、作動パラメータに依
   存した大きさを周波数の形で、計数器１１２に供
   給し、該計数器の計数時間を時限素子８５，８８
   によつて前以つて決めることができるようにしか
   つその計数結果をゲート段１１３を介してデータ
   母線に伝送できるようにした特許請求の範囲第１
   項記載の装置。 ５ 複数の作動パラメータに依存した大きさを、
   切換装置１１０を介して計数器１１２に供給でき
   るようにしかつ切換装置１１０をデータ母線１４
   によつて制御されるデコーダ段１１８によつて切
   換できるようにした特許請求の範囲第４項記載の
   装置。 ６ 時限素子８５，８８がクロツク周波数を計数
   するための計数器を有し、その際計数すべき計数
   状態をデータ母線１４によつて転送するようにし
   た特許請求の範囲第４項記載の装置。 ７ クロツク周波数がデータ母線を介して変化可
   能であるようにした特許請求の範囲第６項記載の
   装置。 ８ 出力段装置４９，５０における定常電流を遮
   断するために回転数検知段７９を設け、該段によ
   り限界回転数に至らない場合に信号をデータ母線
   １４に伝送できるようにした特許請求の範囲第１
   項記載の装置。 ９ 回転数検知段７９を、クロツク周波数を計数
   する計数器として構成し、該計数器においてその
   開始を回転数信号によつて固定することのできる
   持続的な計数インターバルが経過するようにし、
   固定された計数状態に達すると限界回転数を指示
   する信号が発生するようにした特許請求の範囲第
   ８項記載の装置。 １０ 計数器７９をデータ母線１４を介して種々
   にセツトすることにより限界回転数を変化できる
   ようにした特許請求の範囲第９項記載の装置。 １１ クロツク周波数をデータ母線１４を介して
   変化できるようにした特許請求の範囲第９項記載
   の装置。 １２ 基本クロツク周波数を複数の出力周波数に
   分周する分周段１１５を設け、データ母線１４を
   介して制御される、前記の出力周波数に対する切
   換装置１１６，１１７を、前記分周段１１５に所
   属せしめた特許請求の範囲第７項記載の装置。 １３ 切換装置１１６，１１７を、データ母線１
   ４によつて制御されるデコーダ段１１９によつて
   切換できるようにした特許請求の範囲第１２項記
   載の装置。 １４ 入力／出力−ユニツトを内部および／また
   は外部で検出されたデータが加えられる少なくと
   も１つの応答ユニツト９１をデータ母線１４に接
   続した特許請求の範囲第１項記載の装置。 １５ 応答ユニツト９１の少なくとも１つの入力
   側に中間記憶装置８８，９０，８３，７０を前置
   接続した特許請求の範囲第１４項記載の装置。 １６ 応答ユニツトを少なくとも１つの伝送ゲー
   トから構成した特許請求の範囲第１４項記載の装
   置。 １７ データ母線１４に接続されている切換素子
   を歩進的に制御するために、アドレス母線を介し
   て選択可能なデコーダ装置１００を設けた特許請
   求の範囲第１項記載の装置。 １８ 応答ユニツト９１の少なくとも１つの入力
   側を切換信号（端子４５，４６）に接続した特許
   請求の範囲第１４項記載の装置。