JPS6246895B2 - - Google Patents
Info
- Publication number
- JPS6246895B2 JPS6246895B2 JP57121095A JP12109582A JPS6246895B2 JP S6246895 B2 JPS6246895 B2 JP S6246895B2 JP 57121095 A JP57121095 A JP 57121095A JP 12109582 A JP12109582 A JP 12109582A JP S6246895 B2 JPS6246895 B2 JP S6246895B2
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- decoder
- data
- control
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はエミユレータ・プロセツサと共にエミ
ユレータを構成するエミユレータ制御装置に関す
る。
ユレータを構成するエミユレータ制御装置に関す
る。
マイクロプロセツサを含んだ製品の設計及び開
発に用いるシステムは、エミユレータ又はエミユ
レーシヨン・サブシステムと呼ばれる装置を典型
的には含んでいる。このシステムは製品の原型
（プロトタイプ）に用いられる目標とするマイク
ロプロセツサのエミユレーシヨンを行なう。エミ
ユレータは原型のハードウエア及びソフトウエア
を同時に開発でき、また融通性に富み、設計が完
了する前に設計変更が容易であり、デバツキング
を実行できる。エミユレータはエミユレータ・プ
ロセツサ及びエミユレータ制御装置を具え、これ
らプロセツサ及び制御装置はシステム・バスに接
続され、システム・プロセツサと共に動作する。
発に用いるシステムは、エミユレータ又はエミユ
レーシヨン・サブシステムと呼ばれる装置を典型
的には含んでいる。このシステムは製品の原型
（プロトタイプ）に用いられる目標とするマイク
ロプロセツサのエミユレーシヨンを行なう。エミ
ユレータは原型のハードウエア及びソフトウエア
を同時に開発でき、また融通性に富み、設計が完
了する前に設計変更が容易であり、デバツキング
を実行できる。エミユレータはエミユレータ・プ
ロセツサ及びエミユレータ制御装置を具え、これ
らプロセツサ及び制御装置はシステム・バスに接
続され、システム・プロセツサと共に動作する。
エミユレータ制御装置にとつて、受動的にエミ
ユレータ・データバスをモニタし、このデータ・
バス上の命令の流れからエミユレータ・プロセツ
サの動作を予期できる特定の情報を抜き取り、こ
の抜き取つた情報に応じて所定順序に制御信号を
発生させることが望ましい。更に、このエミユレ
ータ制御装置は多くの異なるエミユレータ・プロ
セツサに適応できるように万能であるのが望まし
い。なお、エミユレータ制御装置を以下エミユレ
ータ制御シーケンサと呼ぶことがある。
ユレータ・データバスをモニタし、このデータ・
バス上の命令の流れからエミユレータ・プロセツ
サの動作を予期できる特定の情報を抜き取り、こ
の抜き取つた情報に応じて所定順序に制御信号を
発生させることが望ましい。更に、このエミユレ
ータ制御装置は多くの異なるエミユレータ・プロ
セツサに適応できるように万能であるのが望まし
い。なお、エミユレータ制御装置を以下エミユレ
ータ制御シーケンサと呼ぶことがある。
したがつて本発明の目的の１つは、エミユレー
タ・データ・バス上の命令の流れからエミユレー
タ・プロセツサの動作を予期する特定の情報を抜
き取り、処理するエミユレータ制御装置の提供に
ある。
タ・データ・バス上の命令の流れからエミユレー
タ・プロセツサの動作を予期する特定の情報を抜
き取り、処理するエミユレータ制御装置の提供に
ある。
本発明の他の目的は、データ・バスを受動的に
モニタしながら、エミユレータ・マイクロプロセ
ツサのフエツチ実行サイクルとの同期を維持し、
特定内部プロセツサの動作を示す信号を発生する
エミユレータ制御装置の提供にある。
モニタしながら、エミユレータ・マイクロプロセ
ツサのフエツチ実行サイクルとの同期を維持し、
特定内部プロセツサの動作を示す信号を発生する
エミユレータ制御装置の提供にある。
本発明の他の目的はプログラム可能なステー
ト・マシンであるエミユレータ制御装置の提供に
ある。
ト・マシンであるエミユレータ制御装置の提供に
ある。
本発明の更に他の目的は、現在のオペコード及
び命令の流れの他の情報を復号することにより、
次のオペコードのフエツチがいつ生じるかを予期
できるエミユレータ制御装置の提供にある。
び命令の流れの他の情報を復号することにより、
次のオペコードのフエツチがいつ生じるかを予期
できるエミユレータ制御装置の提供にある。
本発明のその他の目的及び利点は、添付図を参
照した以下の説明より当業者には明らかであろ
う。
照した以下の説明より当業者には明らかであろ
う。
本発明によれば、万能エミユレータ制御シーケ
ンサはエミユレータ・データ・バス及び特定のス
テータス・ラインを受動的にモニタすることによ
り、エミユレータ・プロセツサのフエツチ（取込
み）実行サイクルとの同期を維持し、制御信号を
発生する。この制御信号はオペレーシヨン・コー
ド（操作符号；以下単にオペコードという）のフ
エツチの前兆となり、無関係な情報を含んだ特定
のバス・サイクルを禁止し、無効なオペコードの
フエツチを検出し、種々の制御及びステータス信
号をエミユレータに供給する。
ンサはエミユレータ・データ・バス及び特定のス
テータス・ラインを受動的にモニタすることによ
り、エミユレータ・プロセツサのフエツチ（取込
み）実行サイクルとの同期を維持し、制御信号を
発生する。この制御信号はオペレーシヨン・コー
ド（操作符号；以下単にオペコードという）のフ
エツチの前兆となり、無関係な情報を含んだ特定
のバス・サイクルを禁止し、無効なオペコードの
フエツチを検出し、種々の制御及びステータス信
号をエミユレータに供給する。
本発明の好適な実施例においては、第１デコー
ダである命令デコーダはオペコードをフエツチす
るためにエミユレータ・データ・バス上の命令の
各バイトを命令信号（データ）に復号し、アドレ
ス発生器に利用されるアドレスを分岐する。この
命令信号はラツチされ、蓄積手段であるマイクロ
命令メモリの「ページ」アドレスとして用いられ
る。このマイクロ命令メモリ、パイプライン・レ
ジスタ及び上述のアドレス発生器は、マイクロ命
令メモリに記憶された命令のセツトを実行するス
テート・マシーンを形成する。マイクロ命令メモ
リからパイプライン・レジスタを介して供給され
た特定の制御データに応じて、アドレス発生器が
出力するアドレスはマイクロ命令メモリを含む複
数の信号源から選択してもよい。マイクロ命令メ
モリの出力は第２デコーダにより復号され、上述
の制御信号が発生する。この実施例では、命令デ
コーダ及びマイクロ命令メモリはランダム・アク
セス・メモリ（以下単にRAMという）であり、
これらRAMは完全にプログラム可能である。よ
つて本発明のエミユレータ制御装置は、プログラ
ムされた命令により予期されたプロセツサの動作
を制限することがなく、多くの異なるエミユレー
タ・マイクロプロセツサに普偏的に適用できる。
ダである命令デコーダはオペコードをフエツチす
るためにエミユレータ・データ・バス上の命令の
各バイトを命令信号（データ）に復号し、アドレ
ス発生器に利用されるアドレスを分岐する。この
命令信号はラツチされ、蓄積手段であるマイクロ
命令メモリの「ページ」アドレスとして用いられ
る。このマイクロ命令メモリ、パイプライン・レ
ジスタ及び上述のアドレス発生器は、マイクロ命
令メモリに記憶された命令のセツトを実行するス
テート・マシーンを形成する。マイクロ命令メモ
リからパイプライン・レジスタを介して供給され
た特定の制御データに応じて、アドレス発生器が
出力するアドレスはマイクロ命令メモリを含む複
数の信号源から選択してもよい。マイクロ命令メ
モリの出力は第２デコーダにより復号され、上述
の制御信号が発生する。この実施例では、命令デ
コーダ及びマイクロ命令メモリはランダム・アク
セス・メモリ（以下単にRAMという）であり、
これらRAMは完全にプログラム可能である。よ
つて本発明のエミユレータ制御装置は、プログラ
ムされた命令により予期されたプロセツサの動作
を制限することがなく、多くの異なるエミユレー
タ・マイクロプロセツサに普偏的に適用できる。
第１図は本発明のエミユレータ制御装置の好適
な実施例のブロツク図である。点線で示したエミ
ユレータ・データ・バス１０はデータ入力を第１
デコーダであるデータ・バス・デコーダ１２に供
給する。実際には、データ・バス１０はシステ
ム・マイクロプロセツサ（図示せず）及びマイク
ロプロセツサ開発試験システムのエミユレータ・
プロセツサ（図示せず）と相互接続されており、
デコーダ１２はバス上の命令の流れを受動的にモ
ニタする。データ・バス１０及びデコーダ１２の
入力側との間にラツチ回路を挿入し、入力データ
を完全な１クロツク・サイクル期間中保持しても
よい。データ・バス・デコーダ１２は好適にはシ
ステム・マイクロプロセツサによりプログラム可
能なRAMである。本発明の好適な実施例におい
て、デコーダ１２は2048ワード（１ワードは８ビ
ツト）の組合せとして構成された４個のインテル
社製2148型４―ＫスタテイツクRAMを具え、デ
ータの１バイト（８ビツト）をオペコードのフエ
ツチ用４ビツト命令信号及び／又はアドレス発生
器で使用する４ビツト又は６ビツト分岐アドレス
に復号する。74S173型４ビツトＤ型レジスタが
好適である命令信号用ラツチ回路１４はデータ・
バス・デコーダ１２からの４ビツト命令信号を入
力信号として受ける。ラツチ回路１４がエネーブ
ル（付勢）されているとき、好適にはエミユレー
タ・マイクロプロセツサ・クロツクであるシーク
エンサ・クロツクによりラツチ回路１４はクロツ
クされる。このクロツクはわずか遅延しているの
で、データ信号路の伝搬遅延を補償する。実際に
は、ラツチ回路１４は次のオペコード・フエツチ
のみによりクロツクされるか、又は出力デコーダ
２２からの特定の出力がアクテイブのときクロツ
クされる。更に、ラツチ回路１４はオペコード・
フエツチ・クロツクを受けしだいクリアされる。
現在、オペコードが発生していることを示すラツ
チ回路１４の出力は蓄積手段であるマイクロ命令
メモリ１６の「ページ」アドレスとして用いられ
ると共に、データ・バス・デコーダ１２の入力と
して帰還される。この場合、エミユレータ制御シ
ーケンサが利用するデータ・バス１０上の他の情
報を復号することにより、次のオペコード・フエ
ツチが行なわれることを予期できる。
な実施例のブロツク図である。点線で示したエミ
ユレータ・データ・バス１０はデータ入力を第１
デコーダであるデータ・バス・デコーダ１２に供
給する。実際には、データ・バス１０はシステ
ム・マイクロプロセツサ（図示せず）及びマイク
ロプロセツサ開発試験システムのエミユレータ・
プロセツサ（図示せず）と相互接続されており、
デコーダ１２はバス上の命令の流れを受動的にモ
ニタする。データ・バス１０及びデコーダ１２の
入力側との間にラツチ回路を挿入し、入力データ
を完全な１クロツク・サイクル期間中保持しても
よい。データ・バス・デコーダ１２は好適にはシ
ステム・マイクロプロセツサによりプログラム可
能なRAMである。本発明の好適な実施例におい
て、デコーダ１２は2048ワード（１ワードは８ビ
ツト）の組合せとして構成された４個のインテル
社製2148型４―ＫスタテイツクRAMを具え、デ
ータの１バイト（８ビツト）をオペコードのフエ
ツチ用４ビツト命令信号及び／又はアドレス発生
器で使用する４ビツト又は６ビツト分岐アドレス
に復号する。74S173型４ビツトＤ型レジスタが
好適である命令信号用ラツチ回路１４はデータ・
バス・デコーダ１２からの４ビツト命令信号を入
力信号として受ける。ラツチ回路１４がエネーブ
ル（付勢）されているとき、好適にはエミユレー
タ・マイクロプロセツサ・クロツクであるシーク
エンサ・クロツクによりラツチ回路１４はクロツ
クされる。このクロツクはわずか遅延しているの
で、データ信号路の伝搬遅延を補償する。実際に
は、ラツチ回路１４は次のオペコード・フエツチ
のみによりクロツクされるか、又は出力デコーダ
２２からの特定の出力がアクテイブのときクロツ
クされる。更に、ラツチ回路１４はオペコード・
フエツチ・クロツクを受けしだいクリアされる。
現在、オペコードが発生していることを示すラツ
チ回路１４の出力は蓄積手段であるマイクロ命令
メモリ１６の「ページ」アドレスとして用いられ
ると共に、データ・バス・デコーダ１２の入力と
して帰還される。この場合、エミユレータ制御シ
ーケンサが利用するデータ・バス１０上の他の情
報を復号することにより、次のオペコード・フエ
ツチが行なわれることを予期できる。
マイクロ命令メモリ１６、パイプライン・レジ
スタ１８及びアドレス発生器２０は、マイクロ命
令メモリ１６に記憶された命令のセツトを実行す
るステート・マシンを形成する。マイクロ命令メ
モリ１６は1024ワード（１ワード16ビツト）とし
て構成された４個のインテル社製2148型４―Ｋス
タテイツクRAMを具えており、システム・マイ
クロプロセツサによりプログラムされる。マイク
ロ命令メモリ１６の特定の出力は第２デコーダ２
２により復号され、フエツチ、サイクル禁止等の
所望の制御出力を発生する。マイクロ命令メモリ
１６の他の特定の出力はパイプライン・レジスタ
１８に蓄積され、アドレス発生器２０用の次のサ
イクルの制御信号、マルチプレクサ（以下単に
MUXという）２４を介してアドレス発生器２０
に供給されるマイクロ命令分岐アドレス信号、
MUX２４用のアドレス選択信号を発生する。
MUX２４はまたデータ・バス・デコーダ１２か
らの分岐アドレス信号を選択してもよい。実施例
において、MUX２４として１対の74S157型クア
ド２入力マルチプレクサを用いた。パイプライ
ン・レジスタ１８は１対の74S174型ヘツクスＤ
フリツプ・フロツプを具えており、Ｄ入力の情報
は伝送され、正方向のクロク縁で蓄積される。パ
イプライン・レジスタ１８及びアドレス・レジス
タ２０はシークエンサ・クロツク又はマイクロプ
ロセツサ・クロツクによりクロツクされる。なお
このクロツクは上述の如く、命令信号用ラツチ回
路１４もクロツクする。第２Ａ及び２Ｂ図はマイ
クロ命令メモリ１６の出力のワード構成を示す。
スタ１８及びアドレス発生器２０は、マイクロ命
令メモリ１６に記憶された命令のセツトを実行す
るステート・マシンを形成する。マイクロ命令メ
モリ１６は1024ワード（１ワード16ビツト）とし
て構成された４個のインテル社製2148型４―Ｋス
タテイツクRAMを具えており、システム・マイ
クロプロセツサによりプログラムされる。マイク
ロ命令メモリ１６の特定の出力は第２デコーダ２
２により復号され、フエツチ、サイクル禁止等の
所望の制御出力を発生する。マイクロ命令メモリ
１６の他の特定の出力はパイプライン・レジスタ
１８に蓄積され、アドレス発生器２０用の次のサ
イクルの制御信号、マルチプレクサ（以下単に
MUXという）２４を介してアドレス発生器２０
に供給されるマイクロ命令分岐アドレス信号、
MUX２４用のアドレス選択信号を発生する。
MUX２４はまたデータ・バス・デコーダ１２か
らの分岐アドレス信号を選択してもよい。実施例
において、MUX２４として１対の74S157型クア
ド２入力マルチプレクサを用いた。パイプライ
ン・レジスタ１８は１対の74S174型ヘツクスＤ
フリツプ・フロツプを具えており、Ｄ入力の情報
は伝送され、正方向のクロク縁で蓄積される。パ
イプライン・レジスタ１８及びアドレス・レジス
タ２０はシークエンサ・クロツク又はマイクロプ
ロセツサ・クロツクによりクロツクされる。なお
このクロツクは上述の如く、命令信号用ラツチ回
路１４もクロツクする。第２Ａ及び２Ｂ図はマイ
クロ命令メモリ１６の出力のワード構成を示す。
アドレス発生器２０は２個の互いに縦続接続さ
れた市販のAm2911型マイクロプログラム・シー
ケンサであり、拡張された入力（８ビツト）及び
出力能力を具えている。これら特定のマイクロプ
ログラム・シーケンサの各々は、内部アドレス・
レジスタと、サブルーチンのネステイング（入子
構造）用のスタツク・ポインタ及びプツシユ・ポ
ツプ制御を具えた４ワード（１ワードは４ビツ
ト）メモリ・スタツクと、縦続接続可能な４ビツ
ト・マイクロプログラム・カウンタと、アドレス
信号源選択用のマルチプレクサ及び増分器（イン
クリメンタ）の如き内部制御回路とを含んでい
る。パイプライン・レジスタ１８からの制御デー
タ及びMUX２４からのアドレス入力信号に応じ
て、アドレス発生器２０はマイクロ命令メモリ１
６用のアドレス信号を発生する。
れた市販のAm2911型マイクロプログラム・シー
ケンサであり、拡張された入力（８ビツト）及び
出力能力を具えている。これら特定のマイクロプ
ログラム・シーケンサの各々は、内部アドレス・
レジスタと、サブルーチンのネステイング（入子
構造）用のスタツク・ポインタ及びプツシユ・ポ
ツプ制御を具えた４ワード（１ワードは４ビツ
ト）メモリ・スタツクと、縦続接続可能な４ビツ
ト・マイクロプログラム・カウンタと、アドレス
信号源選択用のマルチプレクサ及び増分器（イン
クリメンタ）の如き内部制御回路とを含んでい
る。パイプライン・レジスタ１８からの制御デー
タ及びMUX２４からのアドレス入力信号に応じ
て、アドレス発生器２０はマイクロ命令メモリ１
６用のアドレス信号を発生する。
デコーダ２２は好適には市販の74S138型１入
力８出力デコーダ／デマルチプレクサである。そ
の全出力は相互に排他的なので、種々の制御機能
を果せる。デコーダ２２の制御入力は有効なメモ
リ・アドレス・ライン、読出し及び書込みライ
ン、実行ライン、割り込み検出ライン、種々のフ
エツチ機能ラインの如きエミユレータ・マイクロ
プロセツサの種々のステータス・ラインから伝送
される。エミユレータ・マイクロプロセツサのス
テータスに応じてデコーダ２２はエネーブルされ
たり、デスエーブル（エネーブルの反対）された
りする。
力８出力デコーダ／デマルチプレクサである。そ
の全出力は相互に排他的なので、種々の制御機能
を果せる。デコーダ２２の制御入力は有効なメモ
リ・アドレス・ライン、読出し及び書込みライ
ン、実行ライン、割り込み検出ライン、種々のフ
エツチ機能ラインの如きエミユレータ・マイクロ
プロセツサの種々のステータス・ラインから伝送
される。エミユレータ・マイクロプロセツサのス
テータスに応じてデコーダ２２はエネーブルされ
たり、デスエーブル（エネーブルの反対）された
りする。
よつて、エミユレータ制御装置は全体的に市販
の部品で構成できる。上述したこれら部品は6800
型マイクロプロセツサと両立できる。エミユレー
タ制御装置内の全モリはRAMを基本としてお
り、システム・プロセツサによりシステム・メモ
リとしてアクセス可能である。
の部品で構成できる。上述したこれら部品は6800
型マイクロプロセツサと両立できる。エミユレー
タ制御装置内の全モリはRAMを基本としてお
り、システム・プロセツサによりシステム・メモ
リとしてアクセス可能である。
上述から理解される如く、本発明のエミユレー
タ制御装置はエミユレータ・マイクロプロセツサ
のデータ・バスを受動的にモニタし、このデー
タ・バス上の命令の流れからプロセツサの動作を
予期する特定の情報を抜き取る。エミユレータ制
御装置により抜き取られるべき情報は、システ
ム・マイクロプロセツサにより制御装置内の
RAMにプログラムされる。よつて、このエミユ
レータ制御装置は万能であり、所望の信号発生機
能を実行するのに必要なプログラムを有する多く
の異なるプロセツサに適用できる。
タ制御装置はエミユレータ・マイクロプロセツサ
のデータ・バスを受動的にモニタし、このデー
タ・バス上の命令の流れからプロセツサの動作を
予期する特定の情報を抜き取る。エミユレータ制
御装置により抜き取られるべき情報は、システ
ム・マイクロプロセツサにより制御装置内の
RAMにプログラムされる。よつて、このエミユ
レータ制御装置は万能であり、所望の信号発生機
能を実行するのに必要なプログラムを有する多く
の異なるプロセツサに適用できる。
以上、本発明の好適な実施例についてのみ説明
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが明らかであろ
う。
したが、当業者には本発明の要旨を逸脱すること
なく種々の変形変更が可能なことが明らかであろ
う。
第１図は本発明のエミユレータ制御装置の好適
な一実施例のブロツク図、第２Ａ図は制御出力及
びアドレス発生器制御用のマイクロ命令ワードの
構成を示す図、第２Ｂ図はフエツチ及び分岐制御
用のマイクロ命令ワードの構成を示す図である。 １２は第１デコーダ、１６は蓄積手段、２０は
アドレス発生器、２２は第２デコーダである。
な一実施例のブロツク図、第２Ａ図は制御出力及
びアドレス発生器制御用のマイクロ命令ワードの
構成を示す図、第２Ｂ図はフエツチ及び分岐制御
用のマイクロ命令ワードの構成を示す図である。 １２は第１デコーダ、１６は蓄積手段、２０は
アドレス発生器、２２は第２デコーダである。
Claims (1)
- １ データ・バスに発生したデータを復号して命
令データを発生する第１デコーダと、上記命令デ
ータに応答し、アドレス可能な蓄積位置に蓄積さ
れた命令に応じた複数の制御データを発生する蓄
積手段、及び上記複数の制御データの少なくとも
一部に応答し、上記命令データにより決まる所定
の順序により上記蓄積手段の蓄積位置を指定する
アドレス発生器を有するステート・マシンと、上
記複数の制御データの少なくとも一部を復号し、
制御信号を発生する第２デコーダとを具えたエミ
ユレータ制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/288,255 US4447876A (en) | 1981-07-30 | 1981-07-30 | Emulator control sequencer |
| US288255 | 1994-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819961A JPS5819961A (ja) | 1983-02-05 |
| JPS6246895B2 true JPS6246895B2 (ja) | 1987-10-05 |
Family
ID=23106381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121095A Granted JPS5819961A (ja) | 1981-07-30 | 1982-07-12 | エミユレ−タ制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4447876A (ja) |
| JP (1) | JPS5819961A (ja) |
| DE (1) | DE3228405A1 (ja) |
| NL (1) | NL8202913A (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8413933D0 (en) * | 1984-05-31 | 1984-07-04 | Columbia Automation Ltd | Emulating timing characteristics of microprocessor |
| JPS60152962A (ja) * | 1984-01-20 | 1985-08-12 | Yokogawa Hokushin Electric Corp | デ−タバストレ−サ |
| JPS61210437A (ja) * | 1985-03-14 | 1986-09-18 | Ando Electric Co Ltd | インサ−キツト・エミユレ−タの制御方法 |
| JPS6226561A (ja) * | 1985-07-26 | 1987-02-04 | Toshiba Corp | パ−ソナルコンピユ−タ |
| JPH0727471B2 (ja) * | 1985-08-01 | 1995-03-29 | 日本電気株式会社 | マイクロコンピュータ開発装置 |
| US4769558A (en) * | 1986-07-09 | 1988-09-06 | Eta Systems, Inc. | Integrated circuit clock bus layout delay system |
| US5210832A (en) * | 1986-10-14 | 1993-05-11 | Amdahl Corporation | Multiple domain emulation system with separate domain facilities which tests for emulated instruction exceptions before completion of operand fetch cycle |
| JPS63192139A (ja) * | 1987-02-04 | 1988-08-09 | Yokogawa Electric Corp | 実行バスサイクル検出装置 |
| JPS64140U (ja) * | 1987-06-22 | 1989-01-05 | ||
| US4975869A (en) * | 1987-08-06 | 1990-12-04 | International Business Machines Corporation | Fast emulator using slow processor |
| US4951195A (en) * | 1988-02-01 | 1990-08-21 | International Business Machines Corporation | Condition code graph analysis for simulating a CPU processor |
| JPH0235524A (ja) * | 1988-03-14 | 1990-02-06 | Advanced Micro Devicds Inc | バスコンパチブルプログラマブルシーケンサ |
| US5596331A (en) * | 1988-05-13 | 1997-01-21 | Lockheed Martin Corporation | Real-time control sequencer with state matrix logic |
| US5202976A (en) * | 1988-12-30 | 1993-04-13 | Hewlett-Packard Company | Method and apparatus for coordinating measurement activity upon a plurality of emulators |
| US5093776A (en) * | 1989-06-15 | 1992-03-03 | Wang Laboratories, Inc. | Information processing system emulation apparatus and method |
| US5077657A (en) * | 1989-06-15 | 1991-12-31 | Unisys | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor |
| DE4042263A1 (de) * | 1990-12-31 | 1992-07-02 | Richt Stefan | Verfahren zu erkennung des interruptstatus eines mikroprozessors |
| US5537624A (en) * | 1991-02-12 | 1996-07-16 | The United States Of America As Represented By The Secretary Of The Navy | Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width |
| JPH04350737A (ja) * | 1991-05-29 | 1992-12-04 | Nec Corp | マイクロコンピュータ |
| US5687312A (en) * | 1993-07-30 | 1997-11-11 | Texas Instruments Incorporated | Method and apparatus for processor emulation |
| US5835960A (en) * | 1994-01-07 | 1998-11-10 | Cirrus Logic, Inc. | Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus |
| US5579263A (en) * | 1994-12-22 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Post-fabrication selectable registered and non-registered memory |
| JPH10254738A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | エミュレータ装置及びエミュレーション方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050058A (en) * | 1973-12-26 | 1977-09-20 | Xerox Corporation | Microprocessor with parallel operation |
| US4210960A (en) * | 1977-09-02 | 1980-07-01 | Sperry Corporation | Digital computer with overlapped operation utilizing conditional control to minimize time losses |
| JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
-
1981
- 1981-07-30 US US06/288,255 patent/US4447876A/en not_active Expired - Fee Related
-
1982
- 1982-07-12 JP JP57121095A patent/JPS5819961A/ja active Granted
- 1982-07-20 NL NL8202913A patent/NL8202913A/nl not_active Application Discontinuation
- 1982-07-29 DE DE19823228405 patent/DE3228405A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5819961A (ja) | 1983-02-05 |
| US4447876A (en) | 1984-05-08 |
| DE3228405A1 (de) | 1983-02-17 |
| NL8202913A (nl) | 1983-02-16 |
| DE3228405C2 (ja) | 1987-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6246895B2 (ja) | ||
| US5357626A (en) | Processing system for providing an in circuit emulator with processor internal state | |
| US4875160A (en) | Method for implementing synchronous pipeline exception recovery | |
| US5165027A (en) | Microprocessor breakpoint apparatus | |
| US9032185B2 (en) | Active memory command engine and method | |
| GB2200483A (en) | High performance microprocessor | |
| JP2002512399A (ja) | 外部コプロセッサによりアクセス可能なコンテキストスイッチレジスタセットを備えたｒｉｓｃプロセッサ | |
| JPH055136B2 (ja) | ||
| US5263153A (en) | Monitoring control flow in a microprocessor | |
| KR19980018067A (ko) | 비대칭 멀티프로세서 아키텍쳐의 인터럽트 및 예외사상을 핸들링하기 위한 시스템 및 방법 | |
| JPH0758466B2 (ja) | ソース命令実行をエミュレートする装置 | |
| US20020144235A1 (en) | Debugging embedded systems | |
| KR860003552A (ko) | 마이크로 프로그램 가능 시스템 | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| WO1980000758A1 (en) | Modular programmable signal processor | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JPS61114341A (ja) | 処理システム | |
| Habib et al. | The use of a meta-assembler to design an M code interpreter on AMD2900 chips | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| Lee et al. | Data-stationary controller for 32-bit application-specific RISC | |
| Johansson | Processor performance in real-time systems | |
| Hull et al. | Real-time system implementation—the transputer and occam alternative | |
| JP2636074B2 (ja) | マイクロプロセッサ |