JPH055136B2 - - Google Patents

Info

Publication number
JPH055136B2
JPH055136B2 JP59095791A JP9579184A JPH055136B2 JP H055136 B2 JPH055136 B2 JP H055136B2 JP 59095791 A JP59095791 A JP 59095791A JP 9579184 A JP9579184 A JP 9579184A JP H055136 B2 JPH055136 B2 JP H055136B2
Authority
JP
Japan
Prior art keywords
item
address
cpu
measurement
sat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59095791A
Other languages
English (en)
Other versions
JPS6010358A (ja
Inventor
Henrii Erubaato Jon
Ruisu Reuin Aasaa
Toomasu Jurian
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6010358A publication Critical patent/JPS6010358A/ja
Publication of JPH055136B2 publication Critical patent/JPH055136B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3495—Performance evaluation by tracing or monitoring for systems

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 〓産業上の利用分野〓 本発明は、測定期間中に、データ処理システム
の性能特性に関するハードウエア・データのサン
プリング、収集を行ない、それをシテム制御ソフ
トウエアと相互関連づけるための、内部的に分散
された方法及び装置に係る。
〓従来技術〓 コンピユータ・システムの性能を測定するた
め、多数のコンピユータ性能監視手段が従来技術
でも多数開発されている。これらの監視手段は意
図された種々の目標に合わせて考案されている。
これらの監視手段はソフトウエア的なものと、ハ
ードウエア的なものに区分される。ハードウエ
ア・モニタは被測定システムとは別個のものであ
り、監視用の手動挿入プローブまたはプラグ・イ
ンタフエースによつて被測定システムに接続され
る。
従来の既知のモニタはすべて、基本的にはカウ
ンタ型とレコーダ型に大別される。カウンタ型
は、複数の事象の各々の発生数をカウントし、カ
ウントされた出力は通常はある種の有意の情報を
表わす。レコーダ型は、定義された事象に関する
データを記録媒体上に収集する。両者とも、通常
はデータを有意にするための事後の分析を必要と
する。IBM社の初期のカウンタ型のモニタは、
通常はプロセツサの特定の状態を監視すると同時
に下記のデータをカウントした。
(1) 全作動時間 (2) チヤネルＡ作動時間 (3) チヤネルＢ作動時間 (4) Ｉ／Ｏプロセスを除くCPU作動時間 (5) CPU待ち状態時のテープ装置作動時間 (6) CPU待ち状態時のカード装置作動時間 一般的に、ソフトウエア・モニタは測定中のシ
ステムの動作に歪みを生じさせるという問題をか
かえている。これは、ソフトウエア・モニタが、
システム内のハードウエア資源の使用について、
被測定中のプログラムと競合することが原因であ
る。
また、監視機能も２種類のものがある。その１
つは、プログラムに挿入されたフツク（hook）
命令をセンスして監視動作を助けるものであり、
他の１つは与えられたプログラムの特性をセンス
してそのプログラム機能を実行するものである。
フツク命令として非動作命令が挿入されており、
プログラム中断を生じ、中断を生じたフツク命令
の特性をセンスし記録する。IBMシステム／370
アーキテクチヤのMC（モニタ呼出し）命令は、
フツク命令として使用するプログラム・コードが
用意されている。例えば、MC命令はプログラ
ム・ルーチンに挿入しておくことができるので、
MC命令の実行回数をカウントし、該ルーチンま
たは待ち行列が他のプログラムによつて開始され
る回数を決定することができる。ハードウエア・
モニタはフツク命令の出現をセンスしカウントす
るのに使用されている。フツク命令のないプログ
ラムの特性をセンスするのに使用されているモニ
タ機能は、例えば、指定された命令のOPコード
の出現をカウントし、主記憶に対するアクセスの
アドレス分布を書き込んでいる。
モニタ及びその使用の背景は、M.E. Drummond，Jr.，“Evaluation and
Measurement Techniques For Digital
Computer System”， Prentice−Hall，Inc.，
1973に記載されている。
被監視システムに外部的に接続されたデータ処
理システム・ハードウエア・モニタの特許の例と
して、米国特許第3399298号、同第3588837号、同
第4068304号がある。
市販のハードウエア・モニタの例として、 Conter8028、Tesdataモニタがある。
別の種類のモニタとして米国特許出願第273530
号（1981年６月15日）に開示されているのは、ソ
フトウエア相関特性を有するハードウエア・モニ
タである。このハードウエア・モニタは、単一プ
ロセツサまたは多重プロセツサに外部的に接接続
されてシステム内の選択されたハードウエア事象
を収集する。そして、ハードウエア事象が収集の
ためにサンプリングされている時点において、潜
在的に原因となつたソフトウエア命令のアドレス
を同時に捕獲し記録することにより、収集された
ハードウエア事象と原因となつたソフシウエア事
象を関連づける。所定のハードウエア事象のｎ番
目の出現ごとにサンプリングを行ない、原因とな
つた命令アドレス及びその命令の実行にに関連し
たシステム内の１つまたはそれ以上の他のハード
ウエア事象の状態を捕獲する。
従つて捕獲された命令アドレスは、同時に収集
された事象と、それらの事象を生じさせるソフト
ウエアとを関連づける。
前記米国特許出願第273530号は、モニタ間が相
互接続され、すべてのモニタが外部の制御プロセ
ツサに接続されていて、MP中の複数のCPUにそ
れぞれ接続されている複数の外部モニタも開示し
ている。制御プロセツサは、モニタに読取りコマ
ンドを出し、監視さているCPUの事象の捕獲及
び出力を同期させる。このように、制御プロセツ
サでは、捕獲された事象をグループで収集し、読
取りコマンドの各々から生じる１組の出力事象と
してグループごとに受取り、記録する。
〓発明が解決しようとする問題点〓 本発明の目的は、次の通りである。
(1) CPU、Ｉ／Ｏチヤネル・プロセツサ、主メ
モリ・コントローラのような制御／処理機能を
有する半導体チツプ搭載モジユールの端子ピン
数が不十分のためモジユール外部のハードウエ
ア・モニタに必要なすべての信号を供給できな
いようなデータ処理システムにおいて各チツプ
内に独自の監視機能を分散して内蔵させるこ
と。
(2) データ処理システムの異なつた主要なハード
ウエア装置内に複数の計測装置（ITU）を分
散して内蔵させて各装置内に起こるハードウエ
ア事象のサンプリング及び収集をローカルで実
行することにより、システム及びプログラムに
よるモニタ機能を拡張すること。
(3) システム外部に接続した既知のハードウエ
ア・モニタ自体又はシステム内部で稼動するソ
フトウエア監視プログラム自体又は例えば
IBM社製３０３３コンソールのようにシステ
ム・コンソール中に集中的に設置されたハード
ウエア・モニタ等の既存のモニタリング機能を
越えた融通性のある且つ通常のプログラム動作
に余り干渉しないハードウエア・モニタを得る
こと。
(4) データ処理システムに組込まれた独自の計測
監視機能を設け、サンプリングさたハードウエ
ア信号と関連ソフトウエアを相関させること。
(5) システムの中に分散しているハードウエア信
号をサンプリング、収集し、サンプル信号の１
つはシステムの中の各CPUの命令カウンタに
ある命令アドレスであつて、収集されたデータ
とその命令アドレスを含むソフトウエアとの相
関を可能にすること。
(6) 分散している多数のハードウエア信号を、
CPUによる命令実行動作と無関係に、非同期
的に各（ITU）に記憶させておき、これらを、
マシンサイクルにより低速で、同時に収集した
信号データに最後に実行した追跡命令の実行時
刻（TOD）を刻印してハードウエア信号をソ
フトウエアに相関させること。
〓問題点を決するための手段〓 本発明による内部分散型システム計測監視装置
によれば、被監視信号を記憶する複数の項目を有
する小容量の計測表メモリ・アレイ（ITA）を
含む複数の分散型計測表装置（ITU）が単一プ
ロセツサ・システムでは、CPU並びにＩ／Ｏチ
ヤネル制御装置及び主メモリ制御措置の少なくと
も一方に、各々、対応して内蔵されており、他
方、マルチ・プロセツサ・システムでは、少なく
とも複数台のCPUの各々に対応して内蔵されて
いる。これらの内蔵場所は、被監視信号の発生場
所に近接した場所が選択されている。各計測表メ
モリ・アレイ（ITA）のアドレスされた各項目
には、プログラム命令の実行動作とは無関係に
（即ち、非同期的に）被監視信号であるハードウ
エア信号が周期的に記憶され更新される。各サン
プリング信号毎に計測表の各項目アドレスが、例
えば１だけ、増加又は減少して被監視信号が次の
項目へ記憶される。サンプリング信号のタイミン
グが記憶更新中のハードウエア信号の収集時期を
決定し、又、サンプリング時期に収集さた項目
は、そのサンプル・パルスが印加される直前まで
アドレスされていた項目である。
本発明の構成は次の通りである。
１ 少なくとも１台のCPU、主メモリ制御装置
及びＩ／Ｏチヤネル制御装置が共通バスに接続
されているデータ処理システムのソフトウエ
ア／ハードウエア動作に関する評価データを収
集するための内部分散型システム計測監視装置
であつて、 前記CPU及び制御装置の内部で発生する被
監視信号の信号状態を記憶する複数の項目を有
する小容量の計測表メモリ・アレイ（ITA）
が前記被監視信号の発生源に近接して前記
CPU及いずれかの制御装置の内部に、各々、
組込まれている複数の分散型計測表装置
（ITU）を設け、 アドレス指定された前記メモリ・アレイ
（ITA）の現在の項目に前記被監視信号の信号
状態をマシンサイクルに同期した短い周期で繰
返して記録して現在項目を刻々更新するための
手段と、可成り長い周期のサンプル・パルスの
出現に応働して前記アドレス指定を現在項目か
ら次の項目へ変更するための手段とを前記計測
表装置（ITU）の各々に設け、アドレス変更
直前までアドレス指定されていた項目が、サン
プル・パルス印加時における信号状態のデータ
収集項目を構成しており、 前記メモリ・アレイ（ITA）上の所定の項
目グループ全体に亘つて前記データ収集が完了
するのに応働してこれらの収集データを前記メ
モリ・アレイ（ITA）の外部出力バツフアへ
転送するための出力手段を各計測表装置
（ITU）に設けた、 事を特徴とする内部分散型システム計測監視装
置。
２ 前記計測表装置（ITU）の各々は、現在の
アドレスが同一になるように共通の開始アドレ
スにリセツトされる事を特徴とする特許請求の
範囲第１項の記載の内部分散型システム計測監
視装置。
３ 前記被監視信号としてCPUで実行した命令
のアドレス信号を前記メモリ・アレイ（ITA）
の現在アドレス指定項目中に記憶するために
CPUの命令アドレス・レジスタを前記メモ
リ・アレイ（ITA）の入力に接続した事を特
徴とする特許請求の範囲第１項の記載の内部分
散型システム計測監視装置。
４ 複数台のCPU、主メモリ、主メモリ制御装
置及びＩ／Ｏチヤネル制御装置が共通バスに接
続されているマルチプロセツサ型データ処理シ
ステムのソフトウエア／ハードウエア動作に関
する評価データを収集するための内部分散型シ
ステム計測監視装置であつて、 前記CPUからの被監視信号の信号状態を記
憶する複数の項目を有する小容量の計測表メモ
リ・アレイ（ITA）が各CPUの内部に組込ま
れている複数の分散型計測表装置（ITU）を
設け、 アドレス指定さた前記メモリ・アレイ
（ITA）の現在の項目に前記被監視信号の信号
状態をマシンサイクルに同期した短い周期で繰
返して記録して現在項目を刻々更新するための
手段と、可成り長い周期のサンプル・パルスの
出現に応働して前記アドレス指定を現在項目か
ら次の項目へ変更するための手段とを前記計測
表装置（ITU）の各々に設け、アドレス変更
直前までアドレス指定されていた項目が、サン
プル・パルス印加時における信号状態のデータ
収集項目を構成しており、 CPUで実行する所定の命令に応答して追跡
表（TT）の項目を前記主メモリに作成するた
めの追跡手段並びに前記計測表項目及び追跡表
項目を関連付けるための拡張表（STA）を前
記主メモリに作成するための手段を設け、この
拡張表の現在項目は、計測表中の現在項目アド
レスに対応する相対アドレスによりアクセスさ
れるように構成されており、 前記追跡表のデータ収集項目及び拡張表のデ
ータ収集項目における同一データ値が追跡表収
集項目を拡張表収集項目に関連付けると同時に
その拡張表収集項目と同一の相対アドレスを有
する対応する計測表収集項目に関連付けるよう
構成されている事を特徴とする内部分散型シス
テム計測監視装置。
５ 追跡表の現在項目及び拡張表の現在項目に記
憶すべきデータとしてクロツク手段からクロツ
ク値を読取る手段を設け、同一クロツク値によ
り、追跡表、拡張表及び計測表の各項目を相関
付ける事を特徴とする特許請求の範囲第４項の
記載の内部分散型システム計測監視装置。
次に本発明による内部分散型システム計測監視
装置の動作を説明する。
ITUは、各々のCPUの、システム制御装置
（SCE）、チヤネル・プロセツサ、主記憶制御装置
（PMC）等のような、システム内のハードウエア
装置の中に置くことができる。どのハードウエア
装置にも２つ以上のITUを置くことができる。
例えば、CPUでは、命令装置、実行装置及びキ
ヤツシユ制御装置（BCE）に別個のITUを置く
ことができる。
計測が呼出されている間、各々のITUは、一
般にITUにローカルに存在している内部システ
ム信号をサンプリングする。システム信号のサン
プリングは、CPUのマシン・サイクルの速度に
比し低速度で定期的に行なわれ、サンプル信号は
計測分析のためITUに集められる。例えば、25
ナノ秒のマシン・サイクル周期を有するシステム
で、サンプリングは１ミリ秒の周期を有すること
がある。所定の計測評価実行の場合、幾つかのサ
ンプリング速度の中のどれでも選択することがで
きる。評価実行はサンプリング周期に比し十分に
長く、資料の数が十分に集めることができ、分折
の目的に照らして統計的に有意でなければならな
い。
各サンプル・パルスはシステムの全ITUに分
布され、システムの全ITUによる信号収集を同
期させる。各ITUには複数の項目を有するアレ
イが含まれる。対応するアドレスは、システムの
あらゆるITUアレイで同時にアクセスされてい
る。あらゆるITUにあるアドレスは、次のサン
プル・パルスごとに一斉に増加され、アドレス指
定の同期を維持する。システム中の全ITUで初
期リセツトが行なわれ、すべてを同一アドレス、
例えばアドレス０にセツトする。その後、これら
のアドレスは共通のサンプル・パルスによつて同
期的に増加される。
ITU項目の各々に集められた信号は、サンプ
ル・パルスが現在のアドレスを次の項目に切替え
る時に、現にアドレス指定されている項目に記録
さた信号状態である。これは、ITUが受取つた
すべての収集可能な信号を、現にアドレス指定さ
れている項目によつて受取ることができるように
することにより実現される。現にアドレス指定さ
れているITU項目に捕獲・収集された信号値は、
サンプル・パルスが該ITUをその次のアドレス
に切替える時点に存在する信号の状態である。従
つて、すべてのITUにおける対応する項目（即
ち、同一アドレスを有する項目）は、それらの信
号をシステムを通じて同時に捕獲される。
本発明は、ITUが集めたハードウエア信号と、
システム中の各CPUによつて主記憶内の追跡表
（TT）に作成されたソフトウエア追跡項目とを
関連づける。TTの項目アドレスは、現に関連
CPUで実行中のソフトウエアにある使用可能な
追跡命令の次の各実行で増加される。従つて、次
の使用可能な各追跡（TR）によつて、そのCPU
のTTで次の項目が生成される。追跡命令の実行
は、サンプル・パルスとは非同期で行なわれる。
TTの任意の項目のためのアドレス指定は、ITU
の項目アドレス指定とは非同期的に行われる。
TTの任意の項目のためのアドレス指定は、
ITUの項目アドレス指定とは非同期的に行われ
る。
ITU項目とTT項目の関係は、システム領域表
（SAT）と呼ばれる仲介表（拡張表ともいう）を
設けることにより関連付けられる。各CPUに対
してSAT及びTTが備えられる。SATは、シス
テム領域記憶部と呼ばれるプログラム・インタフ
エースから隠された記憶部に作成してもよい。こ
の記憶部は、マイクロコード及びハードウエア信
号によりアクセス可能であるが、システム制御プ
ログラムではアクセスできない。SATの項目は、
対応するITU項目の拡張である。即ち、すべて
のSATは、ITUがリセツトされる時にすべての
SATアドレスも０にセツトされ、且つ、各サン
プル・パルスに応答して次の各SATアドレスに
現在の各SATアドレスを増加することにより、
ITUにアドレス同期される。理論的には、対応
するSAT項目の内容は、代りに、対応するCPU
のITUに入れられ、それによつて、記憶装置に
別個のSATの必要性を取除くことができる。し
かしながら、現在の技術では、経済的見地から、
CPUのITU項目の大きさを増すよりも、むしろ、
記憶装置にSAT情報を含ませる方が好まれる。
現在のSAT項目の内容は、追跡（TR）命令の
実行により関連TTに作成された最後の項目に供
給されれた時刻（TOD）を受取る。TODの値
は、SAT項目とTT項目の間の相関コードを与
え、時間関係を識別する。また、注釈コードは、
関連TT項目に入つているTR命令のオペランド
に与えられ、特定のソフトウエア・ルーチン即ち
該ルーチン内の特定の場所にTT項目を直接関連
づける方法を与える。
CPUの追跡が禁止されていることによつて、
対応するTTが生成されていない場合でさえも、
SAT項目は計測が動作可能である間は生成され
る。追跡が使用禁止されると、TT項目との相関
が含まれないので、TODの値はSATに入れるこ
とができない。しかしながら、CPUによつて使
用禁止とみられているTR命令の注釈コードは、
（例えTT項目が生成されなくても）TR命令の部
分的実行により、依然としてアクセスされてい
る。そして、SAT項目に入れられたその注釈コ
ードは、フツク命令としてTR命令を含む特定の
ソフトウエア・ルーチンを識別することができ、
それによつて、ITU項目中のハードウエア信号
がら、同じアドレスのSAT項目中の注釈コード
によつて表わされたソフトウエア・ルーチンへの
連結が与えられる。
よつて、SAT項目とTT項目の両者に同じ
TOD値を共有する可能性は、そのSATと同じア
ドレスを有する全ITU項目中のハードウエア信
号と、そのSAT項目で見つかつた同じTOD値を
有するソフトウエア生成TT項目との関係を形成
する。
代りに（または追加として）、SAT項目中の注
釈フイールドは、SAT項目のアドレスを有する
ITU項目のすべて（または一部分）にあるハー
ドウエア信号と、注釈フイールドを生成するTR
命令を含んだソフトウエアとの関係を表示するこ
とができる。
また、注釈コードは、追跡が使用可能である
間、各SAT項目に供給される。しかしながら、
TT項目中の注釈コードは、TR命令がSAT項目
に注釈コードを供給する前にTR命令の妥当性を
追跡するのに使うことができるから、SAT項目
の注釈コードは、冗長であり、存在するTT項目
中の同じ注釈コードと同様なプログラム分解能を
与えることはない。即ち、多くのTR命令は、サ
ンプリングされたSAT項目間のそれぞれの注釈
コードによつて実行することができ、すべての介
在する注釈コードはTTに保持される。
〓実施例〓 CPU(1)〜CPU〓から成る複数のCPUを有する
MPが第２図に示されている。これらのCPUの
各々は、第１図に詳細に示すように、ITU（計測
表装置）３０を含む。
また、第２図に示されたシステムには、SCE
（システム制御装置）、チヤネル・プロセツサ、シ
ステム・コンソールに関連したプロセツサ制御装
置（PC）、主記憶に関連したプロセツサ記憶制御
装置（PMC）、並びに、プログラム検査可能記憶
（PVS）と、マイクロコード及びハードウエア制
御によつてアクセスできるがシステムのプログラ
ム・インタフエースからはアクセスできない隠さ
れた記憶領域（HSA）とを含む主記憶から成る
複数のプロセツサ記憶アレイ（PMA）が含まれ
る。
記憶アドレス・バス（SAB）及び記憶デー
タ・バス（SDB）は、チヤネル・プロセツサ及
び各CPUかSCEへの記憶経路を構成し、SCEは、
PMCへの全SAB上の記憶要求とデータの交換を
制御し、PMCは、主記憶及びHSAを含むPMA
を制御する。HSAは複数の表SAT(1)〜SAT(N)を
含む。PVSには、Ｎ個のCPUのそれぞれに対応
するTT(1)〜TT(N)から成る複数の追跡表が含ま
れる。TT及びSATは同じ添字ごとに対として複
数のCPUに関連づけられる。
第２図において、SCEには、第１図に詳細に示
されたITU３０とほぼ同じITU３０Ｅが含まれ
ている。また、SCEにはTOD同期制御装置５２
が含まれ、すべてのTODクロツクに接続するバ
ス５３を介して供給された信号により、CPUに
あるすべてのTODクロツク１１を同期させるの
で、すべてのCPUのTODクロツク１１は同じ時
刻を記憶する。
またSCEはサンプル・パルス発生器（SP発生
器）５４を含み、システムの各ITUに接続する
線５５にサンプル・パルスを送出する。また、
ITU３０Ｅには、PCコマンド・デコーダが含ま
れ、その出力は線３４Ｅを介してSP発生器５４
のサンプル・パルス速度を制御する。線３４Ｅの
信号は１、２、10、50または300ミリ秒のような、
SP発生器５４の複数のパルス速度の中の任意の
速度を選択することができる。
チヤネル・プロセツサは、システムのＩ／Ｏサ
ブチヤネルを制御するほか、内部のチヤネル・プ
ロセツサ信号を受取つて集める少なくとも１つの
ITU３０Ｇを含む。ITU３０Ｇの構成及び動作
は第１図のITU３０とほぼ同じである。
プロセツサ制御装置（PC）はシステムのコン
ソール制御をサポートし、PCからPC以外のシス
テム部分に通常供給されるコンソール・コマンド
を生成する。本発明においては、PCは、計測活
動と、計測のためのサンプリング速度選択と、シ
ステムの全ITUアレイを０アドレスに同時にセ
ツトするITUリセツト同期とを制御する追加コ
マンド、並びに、そらのすべてを所定の順序で生
じさせ、それらの最後に書込まれた半分を、記憶
内の対応するバツフア領域に出力するための
ITU及びSAT出力制御コマンドを出す。
本発明によつて収集されたデータの統計的な性
質によつて、複数のITU及びSATは、最高のア
ドレスが書込まれるごとに、アドレスを０アドレ
スに自動的にラツプ・アラウンドするように設計
されている。PCは、各々のSAT及びITUからPC
記憶バツフアへの半バツフア転送が完了した後、
その出力バツフアの内容をデイスクまたはテープ
に出力するので、大量のデータをＩ／Ｏ装置に集
め、後に分析することができる。
また、本発明は、各CPUによつてPVSに生成
された複数の追跡表（TT）を使用することがで
きる。この動作を行なうために、どのCPUの命
令ストリームも追跡命令を含むことができ、この
追跡命令は、実行されると、主記憶の追跡表の項
目を生成したり、またはその生成の原因となる命
令のどれかである。追跡項目は、任意の方法によ
り、例えば、明白に追跡命令により、あるいは、
非追跡命令の場合には黙示的にマイクロコードに
より生成することができる。命令ストリームに無
効OPコードの挿入により、中断を生じさせて追
跡項目生成ルーチンを呼出したり、またはシステ
ム／370のMC（モニタ呼出し）命令のような特別
な命令により、プログラム命令ストリームに同種
の中断を生じさせるような、フツク命令が追跡に
使用されている。
任意のTTの内容は、半分満たされていること
が感知されると、チヤネル・プロセツサのサブチ
ヤネルの通常のＩ／Ｏプログラム制御を用いて、
MPのシステム制御プログラム（SCP）により、
デイスク・バツフア領域に出力することができる
ので、TTデータをＩ／Ｏに保存して後の分析に
供することができる。
MPの計測ランは、システムの中の少なくとも
１つのCPU、できれば全CPUにおいて、計測状
態トリガを使用可能にすることによつて実行され
る。また、本発明において、追跡は、必然的にで
はないが、できれば、計測ラン中に使用可能であ
つて、追加の計測データを与えることが望まし
い。制御レジスタ（CR１２）に追跡表アドレス
及びTT制定ビツト状態をロードすることによ
り、追跡はCPUごとに使用可能になる。
計測ランが完了した後、または計測ランの間に
おいてさえも、統計的分析プログラムは、SAT
ITU及びTTデータをＩ／Ｏ装置（または記憶バ
ツフア）から受取り、データを分析して、システ
ム制御プログラムがシステム・ハードウエア構成
で効率的に動作しているかどうかを決定すること
ができる。分析は、システム制御プログラム
（SCP）またはシステム・ハードウエア構成の変
更を示唆したり、またはその一部分を変更または
修理してシステムがより効率的に動作できるよう
にする。
サンプル・パルスはマシン・サイクルの速度に
較べて低速で生じるので、収集されたデータから
信頼性のある結果を得るためには、周知の統計的
法則に従つて、統計的に有意なサンプル数を計測
ランの間に収集しなければならない。これは、選
択されたサンプル・パルス速度の関数として予じ
め決められる、計測ランの最小限の持続時間を必
要とする。
例えば、若し、収集されたITU項目が、比較
的多数のサンプルにわたつて、キヤツシユ・ミ
ス、または放り出し（castout）を強制するキヤ
ツシユ相互質間ビツトが予想よりも高い比率で生
じていることを表わすなら（関連する複数のTT
の収集データから決められた）複数のCPUにお
けるプログラム混合（mix）は、システム制御プ
ログラム、またはそのパラメータをどのように変
更してキヤツシユ・ミス数を減少し、システム動
作の効率性を改善しうるかを表わすことができ
る。
第１図は、各CPU内の、本発明の核心となる
回路を示す。どのCPUも、本発明の実施態様の
説明にとつては重要ではない通常のCPU機能を
実行する従来の回路を大量に含んでいることは明
白である。これらの回路は、本発明の着想を明示
するのに妨げとなるから、本明細書ではそれらの
図示または説明を省略する。従つて、第１図で
は、各CPUにおける、TOD（時刻）クロツク１
１、IE（命令実行）装置１２、複数の制御レジス
タ（CR）CR０〜CR１５（CR４及びCR１２の
み表示）、GR０〜GR１５からなる複数の汎用レ
ジスタ（GR）、TRデータ・レジスタ２６、SAT
デーータ・レジスタ２７、ITU３０、SATアド
レス・レジスタ４３Ａを含むマイクロコード
SATアドレス制御装置４３、SDB（記憶データ・
バス）レジスタ４２、SAB（記憶アドレス・バ
ス）レジスタ４６、及びこれらの回路間の接続が
示されている。
ITU３０には、ローカルのCPUから前選択さ
れた複数の信号を線３１Ａ〜３１Ｚを介して受取
り、現にITA（計測表アレイ）３２でアドレス指
定された項目への信号を、ITAアドレス発生器
３３により現に選択されているアドレスに送るゲ
ート群３１が含まれている。
本実施例では、ITA３２は64項目を含むハー
ドウエア・アレイであつて、64項目のうち、現に
アドレス指定された項目しか、ゲート群３１から
の入力を受取ることができない。ITAアドレス
発生器３３は６桁２進カウンタを用いることがあ
り、その２進出力はITAアドレス発生器３３内
で解読され、線３１Ａ〜３１Ｚを介してCPUか
らの信号を受取つているITA３２で現に使用可
能な項目を選択する。ITAアドレス発器３３が
線５５のサンプル・パルスによつて次のアレイ・
アドレスに切替えられるまでは、線３１Ａ〜３１
Ｚの新しい信号はどれも、現にアドレス指定され
ている項目にある、同じ線から前に供給された信
号にオーバレイする。アドレス切替によつて、入
力されている項目へそれ以上信号を入力すること
を禁止し、それによつて、その項目は、ITAア
ドレス発生器３３がアドレスを次の項目に切替る
直前に、線３１Ａ〜３１Ｚを介して最後に供給さ
れた信号の値を収集する。このように、各アレイ
項目は、線５５を介して受取つた次のサンプル・
パルス−−このパルスによつて、ITAアドレス
発生器３３は次のアドレスに切替えられる−−ご
とに計測データの集まりがロードされる。
システム内の各ITUに含まれているPC（プロセ
ツサ制御装置）コマンド・デコーダ３４はPC両
方向性バス５１を介してコマンドを受取る。これ
らのコマンドの各々は異なつたビツト組合せから
成り、PCコマンド・デコーダ３４によつて解読
され、異なつたコマンドは出力用の線３４Ａ，
Ｂ，Ｃ等の中の異なつたバスをアクテイブにす
る。
第１図のITU３０は、第２図のCPUにあるす
べてのITUの代表的なものであり、CPUに置か
れていないITUに対しいくらかの差異を有する
が、それは主に他のPCコマンドのPCコマンド・
デコーダ３４の出力の相違である。従つて、第１
図のCPUのITU３０しか、追跡マスク・セツ
ト・コマンドを解読してCPUのTRマスク・レジ
スタ１３に追跡マスクをセツトすることができな
い。CPUにない素子は追跡マスクを持たないの
で、CPUにないITUは追跡マスク・コマンドを
解読しない。SCEのITU３０Ｅも同様にPCコマ
ンド・デコーダ３４を含むが、それはサンプリン
グ速度選択コマンドしか解読しない。計測初期化
の場合、PCコマンドは、計測アクテイブ状態ト
リガ（Ｔ）３５Ｂをセツトするととも、最初に、
そのCPUのHSAにあるSATの記憶場所をSAT
アドレス・レジスタ４３Ａにロードする。これら
のPCコマンドはPCコマンド・デコーダ３４が受
取つて解読する。
すべてのITUのPCコマンド・デコーダ３４が
受取つたPCは、システム全体にわたつて計測を
可能にしたり禁止することができる。禁止された
場合、システムのITUに計測信号は収集されず、
SAT表も生成されない。能力はITUごとに選択
的に与えることができ、ITUによつて動作が可
能になつたり、禁止されたりする、一般に、全部
のITUが一緒に動作可能にされるか、または禁
止される。
システム内のあらゆるITUの線３４Ｂの解読
されたコマンド信号は、ITAアドレス発生器３
３を０アドレス状態にリセツトし、システムの全
ITUを、最初にシステムの全ITAの動作を同期
させる０アドレスに同時にセツトすることができ
る。
システム内のあらゆるITUの線３４Ａの出力
コマンドにより、ITA３２は、どちらが最下位
のアドレス項目を開始点として最後に書込まれた
かによつて、上半部または下半部の内容を出力す
る。ITA３２のデータはPC両方向性バス５１に
出力され、PC記憶の出力バツフアの対応する上
半部又は下半部に記憶される。
SATロード・コマンドは解読されて線３４Ｃ
に出力し、ANDゲート３５をアクテイブにし、
PC両方向性バス５１に供給されているビツト列
を、CPUのSATアドレス・レジスタ４３Ａに送
る。SATロード・コマンドは、主記憶内のHSA
の起点アドレスをSATアドレス・レジスタ４３
Ａにセツトする。
どのCPUにおいても、ITU３０へのTRマス
ク・セツト・コマンドは、PCコマンド・デコー
ダ３４からANDゲート３５へ動作するのと同様
に、ANDゲート３６から線３６Ａを介して、そ
のTRマスク・レジスタ１３にTRマスクをロー
ドする。このように、PCコマンド・デコーダ３
４によつてTRマスク・セツト・コマンドが検出
されると、ANDゲート３６はアクテイブになり、
次のビツト列を線３６Ａを介して送り出し、TR
マスク・レジスタ１３にロードする。
IE（命令実行）装置１２は、他のフツク命令の
ような命令ストリームを中断しなない独特の追跡
（TR）命令について、本明細書において、別に
記載された点を除き、従来の方法でCPUの命令
ストリームを解釈し、実行する。この型のTR命
令の構成が第３図に示されている。TR命令の実
行を第１図を参照して説明する、バス２１の上の
（変換後の）TRの第２オペランド・アドレスを
ORゲート４５を介してSABレジスタ４６に供給
し、CPUキヤツシユにある、または、キヤツシ
ユにない場合は主記憶のPVSからの第２オペラ
ンド（OPD２）をアクセスすることを含む。
SDBO（記憶データ・バス出力）２０は、キヤツ
シユまたは（主記憶）からデータを受取り、受取
つたデータをIE装置１２へ転送する。
次いでIE装置１２は、TODクロツク１１から
TRデータ・レジスタ２６へ、更にTRデータ・
レジスタ２６から線２６Ａを介してSATデー
タ・レジスタ２７へ、TODの値を送ることによ
り、TR命令実行を続ける。また、IE装置１２
は、（汎用レジスタGRの）レジスタＲ１〜Ｒ３
の内容をTRデータ・レジスタ２６へ転送し、こ
のレジスタでバイト数をカウントする。このバイ
ト・カウントは前記レジスタ２６のそれぞれのフ
イールドに転送される。また、IE装置１２は、
ID（識別）コードを生成してTR命令の種類をそ
のOPコードから識別し、IDコードTRデータ・
レジスタ２６にセツトする。IE装置１２は、そ
れぞれのCPUのTTにおける、第３図の項目７１
へのデータ転送のため、SABレジスタ４６にあ
るアドレスにダブルワード増加を行ないながら、
第１図の線２３に複数のTR TTゲート信号を出
力し、これらの信号をTRデータ・レジスタ２６
に送り、前記レジスタ２６からSDBレジスタ４
２にダブルワードのグループで送る。
主記憶内の現在のTT項目は、CR１２から
ANDゲート２８及び４４、更にORゲート４５及
びSABレジスタ４６を介して、CPUのキヤツシ
ユ及び／または主記憶に供給されるアドレスで開
始する。CR１２にあるTTアドレスはダブルワ
ード転送ごとに増加され、ある項目のダブルワー
ド転送が完了すると、CR１２の内容は次のTT
項目を指定する。
本実施例では、計測がアクテイブであつて、
TR命令にあるクラス・フイールドがTRマスク
によつて使用可能になつている間に、前のサンプ
ル・パルス以降、少なくとも１つのTR命令が命
令ストリーム中に観察されたときしか、有効な項
目はサンプル・パス生起時にSATに書込まれな
い。若し、これらの条件のどれかが存在しないな
ら、その項目に何も書込まずにSATアドレスを
増加することにより、SATにある無効項目は捨
てられる。
この動作は、第１図において、マイクロコード
制御を含むマイクロコードSATアドレス制御装
置４３の動作によつて実現され、次のアドレスの
各々を生成し、次のサンプル・パルスを線５５か
ら受取ると、これらのアドレスはSATでアクセ
ルされる。前記制御装置４３のマイクロコード
は、（ITAアドレス発生器３３から受取つた）現
在のSAT項目アドレスを、SATアドレス・レジ
スタ４３ＡのSAT起点アドレスに加えることに
より、次のSATアドレスを生成する。
TR命令を実行する際、次のSAT項目の内容
は、第１図のSATデータ・レジスタ２７に収集
され、IE装置１２により、ORゲート２４から線
２４Ａを介して、マイクロコードSATアドレス
制御装置４３へSATゲート信号が供給されると、
現にアドレス指定されているSAT項目に書込ま
れる。即ち、ANDゲート４４は、線２４Ａのゲ
ート信号に応答して駆動され、次のSATアドレ
スを、前記制御装置４３からORゲート４５を介
してSABレジスタ４６に転送する。SAB４６に
あるアドレスは、記憶アドレス・バス（SAB）
を介して主記憶に転送され、SATデータ・レジ
スタ２７からのデータが、ORゲート４１、SDB
レジスタ４２を介して、記憶データ・バス入力
（SDBI）に転送された後に書込まれているSAT
項目を見つける。
線２２上のSATゲート信号は、使用可能にな
つたTR命令の実行によつて生成される。SATゲ
ート信号は、SATデータ・レジスタ２７を使用
可能にして、CR４の内容（現在のプログラム・
アドレス空間番号PASN）及び第７図の流れ図に
従つて、TODクロツク１１の値またはTRの第２
オペランド（OPD２）のいずれかを受取る。（代
りに、PASNは、命令のどれかがPASNをCR４
に書込むごとに、現在のSAT項目に書込むこと
もできる。）そして、次のサンプル・パルスで、
SATデータ・レジスタ２７のSATデータは、こ
のCPUのHSAにあるSATに転送される。
第７図及び第８図は、特定のCPUのTT、
SAT及びITUに項目を生成するための、計測及
び追跡能力制御動作の流れ図を示す。CPUにな
いITUは、CPUのどれかが計測可能の場合、計
測可能である。
SAT項目は、第５図に示された形式Ａ及びＢ
を有する。若し、追跡表（TT）が生成可能な
ら、有効なSAT項目は第５図に示された形式Ａ
を有する。若し、TT生成が禁止されているな
ら、SAT項目は第５図に示された形式Ｂを有す
る。後者の場合、TOD値は、IE装置１２によつ
てレジスタ２６または２７のどちらにもコピーさ
れないがその代りに、IE装置１２は、TR命令が
実行されるごとに、TRデータ・レジスタ２６の
第２オペランド・フイールドのビツト位置１６〜
３１からコピーされた、TR命令の第２オペラン
ド（注釈フイールドを含む）を線２６Ａを介して
SATデータ・レジスタに書き込む。
第４図は、システムの任意のCPUにおける命
令実行シーケンスを表わす。シーケンスの各行は
実行ストリームで観測された命令を表わす。
第３図は、第４図に示した命令ストリームで使
用することができる独特かつ良好な追跡（TR）
命令７０の型の構成を示す。第１図で前に説明し
た回路は、それぞれのCPUのTTにある項目７１
の各々に置かれたフイールドの、CPUからの転
送を制御する。TR命令７０は、OPコード、汎
用レジスタ・フイールドＲ１及びＲ３、並びに第
２オペランド・アドレス・フイールドＢ２，Ｄ２
を含む。Ｒ１及びＲ３フイールドは、現在の追跡
表（TT）項目７１へ、その項目の最初からの相
対的なビツト位置９６−３２（ｎ＋１）で書込ま
れる。汎用レジスタ・シーケンスＲ１〜Ｒ３の内
容を定義する。追跡命令のＢ２及びＤ２フイール
ドは論理記憶アドレスを定義する。このアドレス
は、変換後、主記憶の所定の領域にある第２オペ
ランド・ワード―IE装置に取込まれ、現在のTT
項目７１のビツト位置６４〜９５に転送される―
を見つける。
CR１２のＥビツト及び第２オペランドのＴビ
ツトがどちらも１にセツトされている場合にだ
け、現在の項目７１がTTに書込まれる。そし
て、フイールドの全部は、それぞれのTR命令７
０の実行時に在存するTODクロツクの内容を含
む現在の項目７１に書込まれる。TODクロツク
の内容は、現在の項目７１のビツト位置１６〜６
３に転送される。項目７１のビツト位置８〜１５
のフイールドは、IE装置１２で生成された、９
６〜３２（ｎ＋１）の可変長さのGR内容フイー
ルドのバイト数のカウントを受取る。また、ID
コードもIE装置１２で生成され、現在の項目７
１のビツト位置０〜７に挿入され、システムが項
目７１に示されたフオーマツト以外のTT項目フ
オーマツトを書込むことができるときに書込まれ
る追跡項目の種類を表わす。
各CPUのCR１２の内容は、そのCPUのTTに
おける次の項目のアドレスを含む。また、CR１
２は、フラグ・ビツトＥを含み、それぞれの
CPUによる追跡の総体的な能力を制御する。若
し、フラグ・ビツトＥが０にセツトされているな
ら、そのCPUの実行ストリームで観察された各
TR命令はNOP（ノー・オペレーシヨン）として
扱われ、表TTは生成されない。TR命令は、フ
ラグ・ビツトＥが１にセツトされている間に実行
される。しかしながら、TR第２オペランドのビ
ツトＴが実行中の特定のTR命令に対して１にセ
ツトされていない限り、対応するTT項目は生成
されず、それぞれのCPUの表TTに書込まれな
い。
尚（主記憶のＢ２，Ｄ２アドレスから取出され
た）TR第２オペランド７３は、それぞれのTR
命令の２つの能力制御フイールド―高順位ビツト
Ｔ及びビツト位置４〜７のクラス・フイールド―
を含む。特定のどのTR命令の場合でも、ビツト
Ｔは対応するTT項目の生成を可能にするか、ま
たは禁止する。若し、Ｔが０にセツトされている
なら、IE装置１２は追跡命令をTT項目NOPと
して扱い、その場合、そのTR命令の項目は追跡
表には生成されない。Ｔビツトが１または０の状
態のどちらにセツトされていても、クラス・フイ
ールドの内容がCPUのTRマスク・レジスタ１３
（第１図）の、１の状態にセツトされたマスク・
フイールド・ビツトを指す場合しか、SATに項
目が書込まれない。TRマスク・レジスタ１３の
内容は、第１図で説明したように、PCコマンド
によつて前もつてクラス・フイールドにロードさ
れている。即ち、クラス・フイールドの４ビツト
は、IE装置１２によつて、０と15の間の数に復
号され、TRマスク・レジスタ１３の高順位の端
から指標として使用され、前記レジスタ１３のマ
スク・フイールドにおけるビツト位置を定め、若
し、そのマスク・ビツト位置が１にセツトされて
いれば、SAT項目が書込まれる。
このように、フラグ・ビツトＥは、CPU命令
ストリーム中のTR命令の総体的な追跡能力を制
御する。SATは、TRマスク・レジスタ１３の
TRマスクによつて制御され、１つまたはそれ以
上のTR命令のクラスがSAT項目を生成すること
を禁止する。そして、TR命令のどの使用可能な
クラスにおいても、フラグ・ビツトＴは、特定の
どのTR命令のTT項目生成を禁止することもで
きる。
第７図は、TR命令追跡にかかわる任意のSAT
における各項目の形式を制御するために良好な実
施例が用いる制御を示す。CPUのSATは、計測
がPCによつて行なわれる場合しか使用可能にな
らない。そして、直前のTR命令がクラス・マス
クの一致を得た場合には、有効な項目がSATに
書込まれているに過ぎない。それぞれのCPUの
CR１２のフラグ・ビツトＥの状態は、SAT項目
の形式しか制御しない。若し、フラグ・ビツトＥ
が、追跡を可能にする１の状態にセツトされ、ビ
ツトＴも１の状態にセツトされているなら、第５
図に示されたSAT項目フオーマツトＡが生成さ
れる。このフオーマツトには、最後に実行された
TR命令で得られたTOD値が含まれる。若し、フ
ラグ・ビツトＥがTR追跡を禁止する０の状態に
セツトされ、またはフラグ・ビツトＴが０の状態
にセツトされる（即ち、追跡表TRは生成されな
い）ならば、それにもかかわらず、SAT項目は
生成されるが、SAT項目は第５図に示されたフ
オーマツトＢの形成を有し、（TT項目を生成し
なかつた）最後に観察されたTR命令の第２オペ
ランドを含む。即ち、最後に観察されたTR命令
は、どのTT動作に関してもNOPであつたが、該
TR命令は、それにもかかわらず、次のSAT項目
の観察されたTR命令の第２オペランドを取出す
ことによりSAT項目生成のために部分的に実行
されていたのである。このように、計測が使用可
能である間に、例え、追跡が禁止され、TT項目
が生成されていない場合でも、SAT項目を生成
すべきかどうかを決めるため、あらゆるTR命令
は命令実行装置により少なくとも部分的に実行さ
れる。それ故、TR実行には、少なくとも、第２
オペランドの取出しと、CPUのTRマスク・レジ
スタ１３に対する第２オペランドのクラス・フイ
ールドの検査とが必要である。
第６図は、システムに集めることができるそれ
ぞれの種類の表、及びそれらの表のアドレス同
期、非同期を表わす。システムのCPUの数はＮ、
ITUの数はｊであるものとする。第６図で明ら
かなように、ITU及びSATの表はすべて、それ
らの表ITU(1)〜ITU(j)及びSAT(1)〜SAT(N)の
各々の対応するアドレスを同期的にアドレス指定
している。また、追跡表TT(1)〜TT(N)の各々は、
それぞれの命令ストリームを実行している、それ
ぞれのCPU(1)〜CPU(N)のそれぞれのCR１２にあ
るそれぞれの次のアドレス値によつて制御される
ことも明らかである。それ故、TTは相互に且つ
ITU及びSATのアドレス指定に関して非同期に
アドレス指定される。
SATの各々は対応するCPUにおけるITAの拡
張である。本発明は、各CPUのITUの項目に３
つのフイールドを追加し、SATに集められた情
報を対応するCPUのITAに統合することにより
主記憶のSATを取除くことができることも教え
る。後者の場合、TR命令が、命令ストリームで
観察されるごとに、PASN、TOD及び注釈信号
が、対応するITAで現にアドレス指定されてい
る項目に記録される。この動作が良好な実施例で
行なわれない理由は経済的な問題である（技術的
には困難ではない）。これは、ITAアレイの費用
は現時点では主記憶のHSAの対応するSATを生
成するよりもずつと大きいからである。若し、技
術的費用が将来十分に減少するなら、経済的に
ITAにSAT情報を統合し、それによつてSATを
取除くことができる。
SATはプログラム検査可能である必要はない
から、HSAにおいてプログラム・エラーまたは
操作に対して保護する。他方、TTは、プログラ
マがプログラムを追跡できるように、プログラム
検査可能でなければならない。
前述のような計測が与えられると、システムの
操作員は大幅な柔難性を得る。計測は、ITUに
よつて関連ハードウエア信号の収集を生じるプロ
グラムとの関係を識別することができる。例え
ば、収集されたハードウエア信号と、信号生成を
生じさせるソフトウエアとの間の関連を得るた
め、TR第２オペランドにある注釈フイールドが
プログラム・ルーチンの特定の点を識別したり、
または所定のプログラム・ルーチンのすべての
TR命令にる注釈フイールドがそのルーチンを識
別したりすることができる。その場合、TODク
ロツク値を考慮せずにソフトウエア／ハードウエ
ア相関が得られる。
しかしながら、ソフトウエア／ハードウエア相
関は、SAT及びTT項目双方のTOD値を使用す
ることにより増加することができる。TOD値の
絶対時刻はあまり重要ではない、というよりも
TOD値によつて供給された独特のコードが、関
連するSAT及びTT項目において同一であるに過
ぎない。
ソフトウエアと、収集された標本のハードウエ
ア信号との相関は、IBM MVS／370オペレーテ
イング・システムの場合のような、システムに同
時に存在する複数アドレス空間を持つことができ
る複雑なシステム制御プログラムを計測する場合
には特別な問題を呈する。この問題は、アドレス
空間の専用領域におけるものを含む、それぞれの
アドレス空間の同じ論理アドレスを使用すること
によつて生じる。また、システムの全アドレス空
間の共通領域にユーザが共用する共通システム・
ルーチン及びシステム・データを有することによ
り、問題は尚更複雑になる。
その結果、複数アドレス空間システムでは、そ
れぞれのアドレス空間の複数のプログラムが同じ
論理アドレスを使用することがあるので、サンプ
リングされたCPU信号と一緒にサンプリングさ
れた現在の命令の論理アドレスをCPU ITUに収
集させるだけでは、どのソフトウエア・プログラ
ムまたはルーチンが実際にその論理アドレスを含
んでいたかを見分けるのにに不十分な場合があ
る。
若し、実行中のソフトウエアがアドレス空間の
専用領域にあつたならば、PASNはアドレス空間
番号であつて、アドレス空間の専用領域のユーザ
を識別するので、対応する項目で捕獲された
PASNはアドレス空間とそのユーザを識別し、そ
れによつて専用領域における論理アドレスのハー
ドウエアとソフトウエアの相関を可能にする。
しかしながら、若し論理アドレスが全アドレス
空間の共通領域にあるなら、対応するSAT項目
にある捕獲されたPASNは（全ユーザが使用可能
なシステム・ルーチン内に存在することがある）
その論理アドレスのユーザを必ずしも識別するこ
とはできない。次に、対応する追跡表の使用によ
り、真のユーザのPASNを、あいまいではなく明
確に、見つけることができる。これは、質問され
ている論理アドレスに対応するSAT項目にある
TOD値と同じTOD値を含む関連TT項目を発見
することにより行なわれる。次に、関連TT項目
の前のTT項目にある注釈コードが検査され、
（TT項目を生成したTR命令を有することが分つ
ている）デイスパツチヤ・ルーチンのTT項目を
見つける。真のユーザのPASNが（デイスパツチ
ヤTT項目のＲ１〜Ｒ３フイールドにその内容が
書込まれていた）所定のGRに含まれている記憶
場所のデイスパツチヤ・ルーチンにTR命令が埋
込まれていることが分る。よつて、デイスパツチ
ヤTT項目は、検査されている論理アドレスに対
応するSAT項目にあるTODに等しいTOD値を有
する関連TT項目の前のデイスパツチヤ注釈コー
ドを含む最初のTT項目である。このタスク指名
されたPASNは、別のPASNがタスク指名される
まだは変らないので、このように関連TTで見つ
かつた最初の前PASNは、収集された検査中のハ
ードウエア信号を生成した共通領域のソフトウエ
ア・ルーチンの真のユーザを識別するのに使用す
ることがきるPASNである。
本発明を使用するシステムでは、ITUの構成
は変更されることが分る。例えば、PCコマン
ド・デコーダはITUと他のシステム制御機能と
で共用することができ、従つて、どれか１つまた
はそれ以上のITUの外部に置かれることがある。
〓発明の効果〓 本発明の効果として、TT項目は、ソフトウエ
ア・プログラムに含まれたフツク命令追跡型のよ
うなソフトウエア追跡制御形式により、または所
定の命令の型、例えば分岐命令、またはアドレス
空間制御命令等の実行に際し、追跡項目の自動生
成により、作成することができる。本発明によつ
て使用される追跡装置はどんな種類でもよく、従
つて、それを含むプログラムに割込むこともあり
割込まないこともある。
ITUのアドレス指定は、その最後の記憶位置
が書込まれると、記憶位置０に自動的に戻ること
ができる。また、出力信号は、ITUアドレスが (1) アドレスの1/2の書込みを越えるか、 (2) 折返す ごとに生成することができる。出力信号(1)または
(2)のどちらかが生起すると、最も後に書込まれ
た、すべてのITUとSATの1/2は、それぞれの出
力バツフアに出力され、次いでＩ／Ｏ装置に入力
することができる。この出力方法は、マイクロコ
ド制御の下に、すべてのITU及びSATの表の両
半分の間を行つたり来たりする。
TTとSATは非同期で動作するので、TT出力
制御はITU／SAT出力制御とも非同期である。
TT出力制御は、データ処理システムを制御する
システム制御プログラムの制御の下に行なわれ、
TT項目数が、TTの出力を制御する所定のしき
い値を越える時機を、同様に感知することができ
る。TTはより速い速度で項目を書込まれるか
ら、TTはSAT及びITUよりも多数の項目を保有
することがてきる。計測実行中に計測データ収集
の中断を最小限にするか、または除去するのに、
他のバツフア構成を使用することができる。
ITU、SAT及びTTのデータは、出力バツフア
または出力Ｉ／Ｏ装置のいずれかから分析するこ
とができる。
【図面の簡単な説明】
第１図は第２図に示されたCPUの各々に実施
された本発明の実施態様の重要な部分の詳細な構
成を示す図、第２図は本発明の実施例を含むマル
チプロセツサ（MP）システムを表わす図、第３
図は良好な実施例で用いる追跡（TR）命令の構
成を示す図、第４図は追跡（TR）命令フツクを
含むCPU命令のストリーム並びに抽出パルス生
起時刻と命令ストリームとの関係を示す図、第５
図は隠された記憶表（SAT）における２つの異
なつた形式の項目を示す図、第６図は本発明の実
施例で用いられた異なる表の項目アドレス関係を
示す図、第７図及び第８図はMPの任意のCPUに
おける良好な実施例の全体的な動作の制御を表わ
す流れ図である。 １１……TODクロツク、１２……IE装置、１
３………TRマスク・レジスタ、２０……SDBO、
２４……ORゲート、２６……TRデータ・レジ
スタ、２７…SATデータ・レジスタ、２８……
ANDゲート、３０，３０Ｅ，３０Ｇ……ITU、
３１………ゲート群、３２……ITA、３３……
ITAアドレス発生器、３４……PCコマンド・デ
コーダ、３５……ANDゲート、３５Ｂ……計測
アクテイブ状態トリカ、３６……ANDゲート、
４２……SDBレジスタ、４３……マイクロコー
ドSATアドレス制御装置、４３Ａ……SATアド
レス・レジスタ、４４……ANDゲート、４５…
…ORゲート、４６……SABレジスタ、５２……
TOD同期制御装置、５４……SP発生器。

Claims (1)

  1. 【特許請求の範囲】 １ 少なくとも１台のCPU、主メモリ制御装置
    及びＩ／Ｏチヤネル制御装置が共通バスに接続さ
    れているデータ処理システムのソフトウエア／ハ
    ードウエア動作に関する評価データを収集するた
    めの内部分散型システム計測監視装置であつて、 前記CPU及び制御装置の内部で発生する被監
    視信号の信号状態を記憶する複数の項目を有する
    小容量の計測表メモリ・アレイ（ITA）が前記
    被監視信号の発生源に近接して前記CPU及びい
    ずれかの制御装置の内部に、各々、組込まれてい
    る複数の分散型計測表装置（ITU）を設け、 アドレス指定された前記メモリ・アレイ
    （ITA）の現在の項目に前記被監視信号の信号状
    態をマシンサイクルに同期した短い周期で繰返し
    て記録して現在項目を該々更新するための手段
    と、可成り長い周期のサンプル・パルスの出現に
    応動して前記アドレス指定を現在項目から次の項
    目へ変更するための手段とを前記計測表装置
    （ITU）の各々に設け、アドレス変更直前までア
    ドレス指定されていた項目が、サンプル・パレス
    印加時における信号状態のデータ収集項目を構成
    しており、 前記メモリ・アレイ（ITA）上の所定の項目
    グループ全体に亘つて前記データ収集が完了する
    のに応動してこれれらの収集データを前記メモ
    リ・アレイ（ITA）の外部の出力バツフアへ転
    送するための出力手段を各計測表装置（ITU）
    に設けた、 事を特徴とする内部分散型システム計測監視装
    置。 ２ 前記計測表装置（ITU）の各々は、現在の
    アドレスが同一になるように共通の開始アドレス
    にリセツトされる事を特徴とする特許請求の範囲
    第１項の記載の内部分散型システム計測監視装
    置。 ３ 前記被監視信号としてCPUで実行した命令
    のアドレス信号を前記メモリ・アレイ（ITA）
    の現在アドレス指定項目中に記憶するために
    CPUの命令アドレス・レジスタを前記メモリ・
    アレイ（ITA）の入力に接続した事を特徴とす
    る特許請求の範囲第１項の記載の内部分散型シス
    テム計測監視装置。 ４ 複数台のCPU、主メモリ、主メモリ制御装
    置及びＩ／Ｏチヤネル制御装置が共通バスに接続
    されているマルチプロセツサ型データ処理システ
    ムのソフトウエア／ハードウエア動作に関する評
    価データを収集するための内部分散型システム計
    測監視装置であつて、 前記CPUからの被監視信号の信号状態を記憶
    する複数の項目を有する小容量の計測表メモリ・
    アレイ（ITA）が各CPUの内部に組込まれてい
    る複数の分散型計測表装置（ITU）を設け、 アドレス指定された前記メモリ・アレイ
    （ITA）の現在の項目に前記被監視信号の信号状
    態をマシンサイクルに同期した短い周期で繰返し
    て記録して現在項目を刻々更新するための手段
    と、可成り長い周期のサンプル・パルスの出現に
    応働して前記アドレス指定を現在項目から次の項
    目へ変更するための手段とを前記計測表装置
    （ITU）の各々に設け、アドレス変更直前までア
    ドレス指定されていた項目が、サンプル・パルス
    印加時における信号状態のデータ収集項目を構成
    しており、 CPUで実行する所定の命令に応答して追跡表
    （TT）の項目を前記主メモリに作成するための
    追跡手段並びに前記計測表項目及び追跡表項目を
    関連付けるための拡張表（SAT）を前記主メモ
    リに作成するための手段を設け、この拡張表の現
    在項目は、計測表中の現在項目アドレスに対応す
    る相対アドレスによりアクセスされるように構成
    さており、 前記追跡表のデータ収集項目及び拡張表のデー
    タ収集項目における同一データ値が追跡表収集項
    目を拡張表収集項目に関連付けると同時にその拡
    張表収集項目と同一の相対アドレスを有する対応
    する計測表収集項目に関連付けるよう構成されて
    いる事を特徴とする内部分散型システム計測監視
    装置。 ５ 追跡表の現在項目及び拡張表の現在項目に記
    憶すべきデータとしてクロツク手段からクロツク
    値（TOD）を読取る手段を設け、同一クロツク
    値により、追跡表、拡張表及び計測表の各項目を
    相関付ける事を特徴とする特許請求の範囲第４項
    の記載の内部分散型システム計測監視装置。
JP59095791A 1983-06-29 1984-05-15 内部分散型システム計測監視装置 Granted JPS6010358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/509,128 US4590550A (en) 1983-06-29 1983-06-29 Internally distributed monitoring system
US509128 1983-06-29

Publications (2)

Publication Number Publication Date
JPS6010358A JPS6010358A (ja) 1985-01-19
JPH055136B2 true JPH055136B2 (ja) 1993-01-21

Family

ID=24025392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59095791A Granted JPS6010358A (ja) 1983-06-29 1984-05-15 内部分散型システム計測監視装置

Country Status (4)

Country Link
US (1) US4590550A (ja)
EP (1) EP0130469B1 (ja)
JP (1) JPS6010358A (ja)
DE (1) DE3483070D1 (ja)

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674089A (en) * 1985-04-16 1987-06-16 Intel Corporation In-circuit emulator
US4764863A (en) * 1985-05-09 1988-08-16 The United States Of America As Represented By The Secretary Of Commerce Hardware interpreter for finite state automata
US4707834A (en) * 1985-09-17 1987-11-17 Tektronix, Inc. Computer-based instrument system
US5184312A (en) * 1985-10-13 1993-02-02 The Boeing Company Distributed built-in test equipment system for digital avionics
JPS62113247A (ja) * 1985-11-11 1987-05-25 Nec Corp 情報履歴記憶装置
JPS62113248A (ja) * 1985-11-11 1987-05-25 Nec Corp 情報履歴記憶装置
JPS62243008A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd Ｐｍｃの信号トレ−ス制御方式
US4821178A (en) * 1986-08-15 1989-04-11 International Business Machines Corporation Internal performance monitoring by event sampling
DE3721719A1 (de) * 1987-07-01 1989-01-12 Lawrenz Wolfhard Verfahren zur pruefung eines netzwerkaufbaus
US4905171A (en) * 1987-11-09 1990-02-27 International Business Machines Corporation Workstation controller performance monitor
US5280626A (en) * 1987-12-02 1994-01-18 Hitachi, Ltd. Multi-process emulator suitable for testing software under multi-process environments
SE460386B (sv) * 1988-03-18 1989-10-02 Ibm Svenska Ab Foerfarande foer diagnostisering av bristfaellig prestanda i en datorinstallation
US5193179A (en) * 1988-08-09 1993-03-09 Harris Corporation Activity monitor system non-obtrusive statistical monitoring of operations on a shared bus of a multiprocessor system
US4943919A (en) * 1988-10-17 1990-07-24 The Boeing Company Central maintenance computer system and fault data handling method
US5251150A (en) * 1989-01-13 1993-10-05 Tektronix, Inc. Sub-modular development system for modular computer-based instruments
US5293374A (en) * 1989-03-29 1994-03-08 Hewlett-Packard Company Measurement system control using real-time clocks and data buffers
JP2705262B2 (ja) 1989-12-26 1998-01-28 株式会社日立製作所 システム性能の評価方法
US5151981A (en) * 1990-07-13 1992-09-29 International Business Machines Corporation Instruction sampling instrumentation
US5426741A (en) * 1991-02-20 1995-06-20 Digital Equipment Corporation Bus event monitor
US5396612A (en) * 1991-05-02 1995-03-07 At&T Corp. Data tracking arrangement for improving the quality of data stored in a database
JPH0774984B2 (ja) * 1991-06-10 1995-08-09 インターナショナル・ビジネス・マシーンズ・コーポレイション システム資源利用率測定方法とデータ処理システム
JPH0816877B2 (ja) * 1991-06-10 1996-02-21 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム用資源データの実時間捕獲及び減縮方法及びシステム
US5774377A (en) * 1991-07-30 1998-06-30 Hewlett-Packard Company Method and apparatus for monitoring a subsystem within a distributed system for providing an archive of events within a certain time of a trap condition
US5301312A (en) * 1991-08-21 1994-04-05 International Business Machines Corporation Method and system for utilizing benign fault occurrence to measure interrupt-blocking times
FR2683344B1 (fr) * 1991-10-30 1996-09-20 Bull Sa Systeme multiprocesseur avec moyens microprogrammes pour la repartition des processus aux processeurs.
US5388268A (en) * 1992-09-18 1995-02-07 Hewlett-Packard Company Methods of indicating states of software processes cooperating on a single task
US5506955A (en) * 1992-10-23 1996-04-09 International Business Machines Corporation System and method for monitoring and optimizing performance in a data processing system
US5483468A (en) * 1992-10-23 1996-01-09 International Business Machines Corporation System and method for concurrent recording and displaying of system performance data
US5553235A (en) * 1992-10-23 1996-09-03 International Business Machines Corporation System and method for maintaining performance data in a data processing system
US5432932A (en) * 1992-10-23 1995-07-11 International Business Machines Corporation System and method for dynamically controlling remote processes from a performance monitor
GB9313255D0 (en) * 1993-06-26 1993-08-11 Int Computers Ltd Fault-tolerant computer systmes
US5675729A (en) * 1993-10-22 1997-10-07 Sun Microsystems, Inc. Method and apparatus for performing on-chip measurement on a component
US5446876A (en) * 1994-04-15 1995-08-29 International Business Machines Corporation Hardware mechanism for instruction/data address tracing
US5581482A (en) * 1994-04-26 1996-12-03 Unisys Corporation Performance monitor for digital computer system
JP2940403B2 (ja) * 1994-08-03 1999-08-25 株式会社日立製作所 並列計算機システムにおけるモニタデータ収集方法
CA2130065C (en) * 1994-08-12 1999-03-02 Michael Joel Cincinatus Utilizing pseudotables as a method and mechanism for providing database monitor information
JP2908739B2 (ja) * 1994-12-16 1999-06-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多重プロセッサ・システムにおけるｃｐｕのモニタリング・システム及び方法
US5875294A (en) * 1995-06-30 1999-02-23 International Business Machines Corporation Method and system for halting processor execution in response to an enumerated occurrence of a selected combination of internal states
US5724260A (en) * 1995-09-06 1998-03-03 Micron Electronics, Inc. Circuit for monitoring the usage of components within a computer system
US5809540A (en) * 1995-12-04 1998-09-15 Unisys Corporation Processor command for prompting a storage controller to write a day clock value to specified memory location
CA2223260C (en) * 1996-12-03 2003-03-11 Kabushiki Kaisha Toshiba Electric power system protection and control system and distributed control system
US7607147B1 (en) * 1996-12-11 2009-10-20 The Nielsen Company (Us), Llc Interactive service device metering systems
US5978379A (en) * 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US5991708A (en) * 1997-07-07 1999-11-23 International Business Machines Corporation Performance monitor and method for performance monitoring within a data processing system
US5809450A (en) * 1997-11-26 1998-09-15 Digital Equipment Corporation Method for estimating statistics of properties of instructions processed by a processor pipeline
US6442585B1 (en) 1997-11-26 2002-08-27 Compaq Computer Corporation Method for scheduling contexts based on statistics of memory system interactions in a computer system
US6148396A (en) * 1997-11-26 2000-11-14 Compaq Computer Corporation Apparatus for sampling path history in a processor pipeline
US6332178B1 (en) 1997-11-26 2001-12-18 Compaq Computer Corporation Method for estimating statistics of properties of memory system transactions
US6119075A (en) * 1997-11-26 2000-09-12 Digital Equipment Corporation Method for estimating statistics of properties of interactions processed by a processor pipeline
US6070009A (en) * 1997-11-26 2000-05-30 Digital Equipment Corporation Method for estimating execution rates of program execution paths
US6237059B1 (en) 1997-11-26 2001-05-22 Compaq Computer Corporation Method for estimating statistics of properties of memory system interactions among contexts in a computer system
US6163840A (en) * 1997-11-26 2000-12-19 Compaq Computer Corporation Method and apparatus for sampling multiple potentially concurrent instructions in a processor pipeline
US6195748B1 (en) 1997-11-26 2001-02-27 Compaq Computer Corporation Apparatus for sampling instruction execution information in a processor pipeline
US5923872A (en) * 1997-11-26 1999-07-13 Digital Equipment Corporation Apparatus for sampling instruction operand or result values in a processor pipeline
US6092180A (en) * 1997-11-26 2000-07-18 Digital Equipment Corporation Method for measuring latencies by randomly selected sampling of the instructions while the instruction are executed
US5964867A (en) * 1997-11-26 1999-10-12 Digital Equipment Corporation Method for inserting memory prefetch operations based on measured latencies in a program optimizer
US6000044A (en) * 1997-11-26 1999-12-07 Digital Equipment Corporation Apparatus for randomly sampling instructions in a processor pipeline
US6374367B1 (en) 1997-11-26 2002-04-16 Compaq Computer Corporation Apparatus and method for monitoring a computer system to guide optimization
US6549930B1 (en) 1997-11-26 2003-04-15 Compaq Computer Corporation Method for scheduling threads in a multithreaded processor
JPH10191546A (ja) * 1997-11-28 1998-07-21 Toshiba Corp 電力系統保護制御システム
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
US6079032A (en) * 1998-05-19 2000-06-20 Lucent Technologies, Inc. Performance analysis of computer systems
CA2247706C (en) * 1998-06-23 2010-11-23 Nielsen Media Research, Inc. Use of browser history file to determine web site reach
US6327619B1 (en) 1998-07-08 2001-12-04 Nielsen Media Research, Inc. Metering of internet content using a control
US6405327B1 (en) 1998-08-19 2002-06-11 Unisys Corporation Apparatus for and method of automatic monitoring of computer performance
US6052700A (en) * 1998-09-17 2000-04-18 Bull Hn Information Systems Inc. Calendar clock caching in a multiprocessor data processing system
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6260082B1 (en) * 1998-12-23 2001-07-10 Bops, Inc. Methods and apparatus for providing data transfer control
US6460079B1 (en) 1999-03-04 2002-10-01 Nielsen Media Research, Inc. Method and system for the discovery of cookies and other client information
US6542985B1 (en) 1999-09-23 2003-04-01 Unisys Corporation Event counter
US6675374B2 (en) 1999-10-12 2004-01-06 Hewlett-Packard Development Company, L.P. Insertion of prefetch instructions into computer program code
EP1096382B1 (en) * 1999-10-26 2007-06-27 Iontas Limited Monitoring of computer usage
US6658470B1 (en) 1999-12-17 2003-12-02 International Business Machines Corporation Centralized logging of global reliability, availability, and serviceability (GRAS) services data for a distributed environment and backup logging system and method in event of failure
FR2812958B1 (fr) * 2000-08-11 2002-11-08 Thomson Csf Systeme de maintenance pour un ensemble d'equipements
US6556936B2 (en) * 2000-12-27 2003-04-29 International Business Machines Corporation Method and apparatus for correlating trace data from asynchronous emulation machines
US7237090B1 (en) 2000-12-29 2007-06-26 Mips Technologies, Inc. Configurable out-of-order data transfer in a coprocessor interface
US7287147B1 (en) * 2000-12-29 2007-10-23 Mips Technologies, Inc. Configurable co-processor interface
US7093108B2 (en) * 2001-02-01 2006-08-15 Arm Limited Apparatus and method for efficiently incorporating instruction set information with instruction addresses
US7093236B2 (en) * 2001-02-01 2006-08-15 Arm Limited Tracing out-of-order data
US7185234B1 (en) 2001-04-30 2007-02-27 Mips Technologies, Inc. Trace control from hardware and software
US7178133B1 (en) 2001-04-30 2007-02-13 Mips Technologies, Inc. Trace control based on a characteristic of a processor's operating state
US7124072B1 (en) 2001-04-30 2006-10-17 Mips Technologies, Inc. Program counter and data tracing from a multi-issue processor
US7168066B1 (en) 2001-04-30 2007-01-23 Mips Technologies, Inc. Tracing out-of order load data
US7181728B1 (en) 2001-04-30 2007-02-20 Mips Technologies, Inc. User controlled trace records
US7134116B1 (en) 2001-04-30 2006-11-07 Mips Technologies, Inc. External trace synchronization via periodic sampling
US7069544B1 (en) * 2001-04-30 2006-06-27 Mips Technologies, Inc. Dynamic selection of a compression algorithm for trace data
US7065675B1 (en) 2001-05-08 2006-06-20 Mips Technologies, Inc. System and method for speeding up EJTAG block data transfers
US7231551B1 (en) 2001-06-29 2007-06-12 Mips Technologies, Inc. Distributed tap controller
US7043668B1 (en) 2001-06-29 2006-05-09 Mips Technologies, Inc. Optimized external trace formats
US6772034B1 (en) * 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof
US6970758B1 (en) 2001-07-12 2005-11-29 Advanced Micro Devices, Inc. System and software for data collection and process control in semiconductor manufacturing and method thereof
US6839713B1 (en) 2001-07-12 2005-01-04 Advanced Micro Devices, Inc. System and software for database structure in semiconductor manufacturing and method thereof
US6727106B1 (en) 2001-07-12 2004-04-27 Advanced Micro Devices, Inc. System and software for statistical process control in semiconductor manufacturing and method thereof
US7212534B2 (en) * 2001-07-23 2007-05-01 Broadcom Corporation Flow based congestion control
US7251752B2 (en) 2001-10-01 2007-07-31 Adams Phillip M Computerized product improvement apparatus and method
US7295555B2 (en) * 2002-03-08 2007-11-13 Broadcom Corporation System and method for identifying upper layer protocol message boundaries
US7035762B2 (en) * 2002-07-11 2006-04-25 Alcatel Canada Inc. System and method for tracking utilization data for an electronic device
US7239981B2 (en) 2002-07-26 2007-07-03 Arbitron Inc. Systems and methods for gathering audience measurement data
US7934021B2 (en) * 2002-08-29 2011-04-26 Broadcom Corporation System and method for network interfacing
US7346701B2 (en) * 2002-08-30 2008-03-18 Broadcom Corporation System and method for TCP offload
US7313623B2 (en) * 2002-08-30 2007-12-25 Broadcom Corporation System and method for TCP/IP offload independent of bandwidth delay product
US8180928B2 (en) * 2002-08-30 2012-05-15 Broadcom Corporation Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney
WO2004021626A2 (en) * 2002-08-30 2004-03-11 Broadcom Corporation System and method for handling out-of-order frames
US7051131B1 (en) * 2002-12-27 2006-05-23 Unisys Corporation Method and apparatus for recording and monitoring bus activity in a multi-processor environment
US7373557B1 (en) 2003-04-04 2008-05-13 Unisys Corporation Performance monitor for data processing systems
US7159101B1 (en) 2003-05-28 2007-01-02 Mips Technologies, Inc. System and method to trace high performance multi-issue processors
US7284153B2 (en) * 2003-11-17 2007-10-16 International Business Machines Corporation Apparatus, method, and system for logging diagnostic information
US8065665B1 (en) * 2004-02-28 2011-11-22 Oracle America, Inc. Method and apparatus for correlating profile data
US7437617B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers
US7437618B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing
US7418629B2 (en) * 2005-02-11 2008-08-26 International Business Machines Corporation Synchronizing triggering of multiple hardware trace facilities using an existing system bus
US20060259750A1 (en) * 2005-05-16 2006-11-16 Texas Instruments Incorporated Selectively embedding event-generating instructions
EP3709539B1 (en) * 2005-09-26 2024-11-27 Nielsen Media Research, Inc. Methods and apparatus for metering computer-based media presentation
CN101430577B (zh) * 2007-11-08 2010-09-22 英业达股份有限公司 能自动调整时脉信号的频率的电脑系统
US7881906B2 (en) * 2008-02-15 2011-02-01 International Business Machines Corporation Method, system and computer program product for event-based sampling to monitor computer system performance
US7870438B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Method, system and computer program product for sampling computer system performance data
US9124769B2 (en) 2008-10-31 2015-09-01 The Nielsen Company (Us), Llc Methods and apparatus to verify presentation of media content
US8307006B2 (en) 2010-06-30 2012-11-06 The Nielsen Company (Us), Llc Methods and apparatus to obtain anonymous audience measurement data from network server data for particular demographic and usage profiles
US8479184B2 (en) 2010-08-24 2013-07-02 International Business Machines Corporation General purpose emit for use in value profiling
EP3518169B1 (en) 2010-09-22 2024-12-18 The Nielsen Company (US), LLC Methods and apparatus to determine impressions using distributed demographic information
US8954536B2 (en) 2010-12-20 2015-02-10 The Nielsen Company (Us), Llc Methods and apparatus to determine media impressions using distributed demographic information
CN106156363B (zh) 2011-03-18 2019-08-09 尼尔森（美国）有限公司 确定媒体印象的方法和装置
US8538333B2 (en) 2011-12-16 2013-09-17 Arbitron Inc. Media exposure linking utilizing bluetooth signal characteristics
US9015255B2 (en) 2012-02-14 2015-04-21 The Nielsen Company (Us), Llc Methods and apparatus to identify session users with cookie information
AU2013204865B2 (en) 2012-06-11 2015-07-09 The Nielsen Company (Us), Llc Methods and apparatus to share online media impressions data
AU2013204953B2 (en) 2012-08-30 2016-09-08 The Nielsen Company (Us), Llc Methods and apparatus to collect distributed user information for media impressions
US10068246B2 (en) 2013-07-12 2018-09-04 The Nielsen Company (Us), Llc Methods and apparatus to collect distributed user information for media impressions
US9332035B2 (en) 2013-10-10 2016-05-03 The Nielsen Company (Us), Llc Methods and apparatus to measure exposure to streaming media
US10956947B2 (en) 2013-12-23 2021-03-23 The Nielsen Company (Us), Llc Methods and apparatus to measure media using media object characteristics
US9237138B2 (en) 2013-12-31 2016-01-12 The Nielsen Company (Us), Llc Methods and apparatus to collect distributed user information for media impressions and search terms
US20160063539A1 (en) 2014-08-29 2016-03-03 The Nielsen Company (Us), Llc Methods and apparatus to associate transactions with media impressions
US10205994B2 (en) 2015-12-17 2019-02-12 The Nielsen Company (Us), Llc Methods and apparatus to collect distributed user information for media impressions
US20180004521A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Processors, methods, and systems to identify stores that cause remote transactional execution aborts
JP6911372B2 (ja) * 2017-02-16 2021-07-28 株式会社デンソー 車載電子制御装置
US11303296B2 (en) * 2018-06-26 2022-04-12 International Business Machines Corporation Hardware accelerated compression of instrumentation data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399298A (en) * 1965-06-28 1968-08-27 Heather M. Taylor Data processor profitability monitoring apparatus
US3588837A (en) * 1968-12-30 1971-06-28 Comcet Inc Systems activity monitor
US3688263A (en) * 1971-04-19 1972-08-29 Burroughs Corp Method and apparatus for diagnosing operation of a digital processor
GB1373027A (en) * 1972-01-18 1974-11-06 Ibm Data processing systems
US3771131A (en) * 1972-04-17 1973-11-06 Xerox Corp Operating condition monitoring in digital computers
US4068304A (en) * 1973-01-02 1978-01-10 International Business Machines Corporation Storage hierarchy performance monitor
FR2232255A5 (ja) * 1973-05-28 1974-12-27 Honeywell Bull Soc Ind
US3921141A (en) * 1973-09-14 1975-11-18 Gte Automatic Electric Lab Inc Malfunction monitor control circuitry for central data processor of digital communication system
JPS5939782B2 (ja) * 1978-05-15 1984-09-26 富士通株式会社 トレ−サ
JPS576949A (en) * 1980-06-17 1982-01-13 Fujitsu Ltd History storage control system
US4433412A (en) * 1981-05-15 1984-02-21 Rockwell International Corporation Method and apparatus for testing and verifying the operability of register based state machine apparatus
US4435759A (en) * 1981-06-15 1984-03-06 International Business Machines Corporation Hardware monitor for obtaining processor software/hardware interrelationships
US4472784A (en) * 1981-12-11 1984-09-18 At&T Bell Laboratories Ensuring sample independence in random sampling systems
US4471348A (en) * 1982-01-15 1984-09-11 The Boeing Company Method and apparatus for simultaneously displaying data indicative of activity levels at multiple digital test points in pseudo real time and historical digital format, and display produced thereby

Also Published As

Publication number Publication date
JPS6010358A (ja) 1985-01-19
DE3483070D1 (de) 1990-10-04
EP0130469A2 (en) 1985-01-09
US4590550A (en) 1986-05-20
EP0130469B1 (en) 1990-08-29
EP0130469A3 (en) 1987-10-14

Similar Documents

Publication Publication Date Title
JPH055136B2 (ja)
JPS6347852A (ja) モニタ装置
US6175914B1 (en) Processor including a combined parallel debug and trace port and a serial port
US6009270A (en) Trace synchronization in a processor
US5835705A (en) Method and system for performance per-thread monitoring in a multithreaded processor
EP0528585B1 (en) Data processing system with internal instruction cache
US6167536A (en) Trace cache for a microprocessor-based device
US7448025B2 (en) Qualification of event detection by thread ID and thread privilege level
US5657253A (en) Apparatus for monitoring the performance of a microprocessor
US5345580A (en) Microprocessor device and emulator device thereof
US6604060B1 (en) Method and apparatus for determining CC-NUMA intra-processor delays
US6223228B1 (en) Apparatus for synchronizing multiple processors in a data processing system
EP0084431A2 (en) Monitoring computer systems
USRE47851E1 (en) Data processing system having cache memory debugging support and method therefor
US6502209B1 (en) Chip with debug capability
US7249288B2 (en) Method and apparatus for non-intrusive tracing
US6526501B2 (en) Adapter for a microprocessor
US6230263B1 (en) Data processing system processor delay instruction
US5517659A (en) Multiplexed status and diagnostic pins in a microprocessor with on-chip caches
JP2760228B2 (ja) キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ
SE524799C2 (sv) Förfarande och dataprogram för debuggning av en programkod
JP2004348635A (ja) プログラム開発方法
JPH0528002A (ja) マイクロプロセツサ
Borntraeger Monitoring linux guests and processes with linux tools
JPH06139105A (ja) ソフトウェアのトレース装置