JPS64140U - - Google Patents
Info
- Publication number
- JPS64140U JPS64140U JP9633987U JP9633987U JPS64140U JP S64140 U JPS64140 U JP S64140U JP 9633987 U JP9633987 U JP 9633987U JP 9633987 U JP9633987 U JP 9633987U JP S64140 U JPS64140 U JP S64140U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microcomputer
- enable flag
- interrupt enable
- stores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第1図は本考案の一実施例のインタラプトイネ
ーブルフラグのストア回路のブロツク図。第2図
は第1図の回路の出力であるフラグIEF1,I
EF2の状態遷移図。 1……エミユレータCPU、2,12……デー
タバス、3……インストラクシヨン・トラツカ、
4……コード識別線、5……IEFコントローラ
、6,7……IEF出力線、8,9……IEFラ
ツチ、10,11……IEFラツチ出力線、13
……バツクグランド指示線、14……ラツチクロ
ツク線、15……ラツチリセツト線。
ーブルフラグのストア回路のブロツク図。第2図
は第1図の回路の出力であるフラグIEF1,I
EF2の状態遷移図。 1……エミユレータCPU、2,12……デー
タバス、3……インストラクシヨン・トラツカ、
4……コード識別線、5……IEFコントローラ
、6,7……IEF出力線、8,9……IEFラ
ツチ、10,11……IEFラツチ出力線、13
……バツクグランド指示線、14……ラツチクロ
ツク線、15……ラツチリセツト線。
Claims (1)
- マイクロコンピユータのエミユレータをホスト
コンピユータより制御する機能を有する前記マイ
クロコンピユータを使用する機器の開発支援装置
において、前記マイクロコンピユータのインタラ
プトイネーブルフラグを格納する第1の回路と該
第1の回路の前記フラグをノンマスカブルインタ
ラプト信号により退避する第2の回路から成り、
エミユレータCPUへのブレーク信号に起因する
前記ノンマスカブルインタラプト信号に対しては
前記退避を行わないようにしたインタラプトイネ
ーブルフラグのストア回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9633987U JPS64140U (ja) | 1987-06-22 | 1987-06-22 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9633987U JPS64140U (ja) | 1987-06-22 | 1987-06-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS64140U true JPS64140U (ja) | 1989-01-05 |
Family
ID=30961971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9633987U Pending JPS64140U (ja) | 1987-06-22 | 1987-06-22 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS64140U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819961A (ja) * | 1981-07-30 | 1983-02-05 | テクトロニツクス・インコ−ポレイテツド | エミユレ−タ制御装置 |
-
1987
- 1987-06-22 JP JP9633987U patent/JPS64140U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819961A (ja) * | 1981-07-30 | 1983-02-05 | テクトロニツクス・インコ−ポレイテツド | エミユレ−タ制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS64140U (ja) | ||
JPS60116538U (ja) | 制御システム | |
JPS6439540U (ja) | ||
JPS59118041U (ja) | 計算機 | |
JPS6057855U (ja) | デュアルcpu方式情報処理装置 | |
JPS58133846U (ja) | 疑似メインテナンスパネル装置 | |
JPS635542U (ja) | ||
JPH0447734U (ja) | ||
JPS64141U (ja) | ||
JPS61189357U (ja) | ||
JPS62187351U (ja) | ||
JPS6082344U (ja) | メモリ回路 | |
JPS5928725U (ja) | リセツト回路 | |
JPH01162316U (ja) | ||
JPS5839647U (ja) | 割込み発生回路 | |
JPS58174733U (ja) | プロセス入出力制御方式 | |
JPH0289556U (ja) | ||
JPS60117654U (ja) | 電力系統運転訓練用シミユレ−タ | |
JPH0250758U (ja) | ||
JPS607080U (ja) | マイクロプロセツサアナライザ | |
JPS62138228U (ja) | ||
JPS6034646U (ja) | Cpu処理負荷表示回路 | |
JPS6399945U (ja) | ||
JPS63139647U (ja) | ||
JPS62146223U (ja) |