JPS6082344U - メモリ回路 - Google Patents
メモリ回路Info
- Publication number
- JPS6082344U JPS6082344U JP17458183U JP17458183U JPS6082344U JP S6082344 U JPS6082344 U JP S6082344U JP 17458183 U JP17458183 U JP 17458183U JP 17458183 U JP17458183 U JP 17458183U JP S6082344 U JPS6082344 U JP S6082344U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- unit function
- register
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の実施例を示すブロック図である。
1・・・・・・ジョブ番号レジスタ、2・・・・・・ジ
ョブ・スタート・アドレス争レジスタ、3・・・・・・
メモリーアドレス・ジェネレータ、4・・・・・・メモ
リ、5・・・・・・データ・バス、6・・・・・・アド
レスΦバス、7・・・・・・コントロール・バス。
ョブ・スタート・アドレス争レジスタ、3・・・・・・
メモリーアドレス・ジェネレータ、4・・・・・・メモ
リ、5・・・・・・データ・バス、6・・・・・・アド
レスΦバス、7・・・・・・コントロール・バス。
Claims (1)
- メモリに格納されたプログラムをマイクロプロセッサが
実行することにより動作するマイクロプロセッサシステ
ムのメモリ回路において、機能単位毎に分割した単位機
能プログラム群を格納するメモリと、単位機能プログラ
ムに対応した番号を記憶するジョブ番号レジスタと、単
位機能プログラムのメモリ上のスタート番地を記憶する
ジョブ・スタート・アドレス・レジスタと、CPUの実
行によるメモリ・アドレス(CPUメモリ・アドレス)
とジョブ・スタート・アドレス・レジスタ出力の論理和
のアドレスを出力するメモリ・アドレス・ジェネレータ
とから構成されるメモリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17458183U JPS6082344U (ja) | 1983-11-11 | 1983-11-11 | メモリ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17458183U JPS6082344U (ja) | 1983-11-11 | 1983-11-11 | メモリ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6082344U true JPS6082344U (ja) | 1985-06-07 |
Family
ID=30380032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17458183U Pending JPS6082344U (ja) | 1983-11-11 | 1983-11-11 | メモリ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6082344U (ja) |
-
1983
- 1983-11-11 JP JP17458183U patent/JPS6082344U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5933553U (ja) | プロセツサ | |
JPS59192740U (ja) | コンピユ−タ装置 | |
JPS6082344U (ja) | メモリ回路 | |
JPS59142839U (ja) | プログラムの複写防止装置 | |
JPS6087050U (ja) | デ−タ転送制御装置 | |
JPS59134804U (ja) | シ−ケンス制御装置におけるシ−ケンス演算回路 | |
JPS6034646U (ja) | Cpu処理負荷表示回路 | |
JPS5839647U (ja) | 割込み発生回路 | |
JPS59118041U (ja) | 計算機 | |
JPS6065843U (ja) | メモリアドレス拡張回路 | |
JPS607080U (ja) | マイクロプロセツサアナライザ | |
JPS59134803U (ja) | シ−ケンス制御装置 | |
JPS59104250U (ja) | マイクロコンピユ−タの待ち動作監視回路 | |
JPS605541U (ja) | マルチプロセツサ計算機 | |
JPS6095654U (ja) | デ−タ転送制御装置 | |
JPS59153700U (ja) | メモリ監視装置 | |
JPS59182756U (ja) | マイクロコンピユ−タ | |
JPS59118048U (ja) | 双方向ダイレクトメモリアクセス転送回路 | |
JPS6119856U (ja) | 暴走検出システム初期化回路 | |
JPS5881654U (ja) | 演算処理装置 | |
JPS6130148U (ja) | 共有メモリつきマルチプロセツサ | |
JPS5933544U (ja) | カウンタ−読み込み回路 | |
JPS60126846U (ja) | メモリ切換え制御回路 | |
JPS6181351U (ja) | ||
JPS59192756U (ja) | 分散処理機能を持つ中央処理装置 |