JPS6243736A - 割込処理方式 - Google Patents
割込処理方式Info
- Publication number
- JPS6243736A JPS6243736A JP18176885A JP18176885A JPS6243736A JP S6243736 A JPS6243736 A JP S6243736A JP 18176885 A JP18176885 A JP 18176885A JP 18176885 A JP18176885 A JP 18176885A JP S6243736 A JPS6243736 A JP S6243736A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- interruption
- memory
- interrupt
- interruption processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野。
本発明は、処理装置に対する外部入出力装置等からの割
込処理方式に係わり、特にハードウェア障害レベル割込
処理方式に関する。
込処理方式に係わり、特にハードウェア障害レベル割込
処理方式に関する。
〔発明の背景」
従来の装置は、特開昭５９−２００３２５号公報に記載
のように、下位装置からの割込信号により割込ベクタテ
ーブルを索引し、ＣＰＵに実行すべき割込処理プログラ
ムの格納アドレスを指示する方式となっていた。また、
割込処理プログラムの設計は、通常、ソフトウェア設計
者が行い、ハードウェア設計者は割込信号の性格や発生
条件を仕様として提供するため、入出力装置等の正常終
了通知のような簡単な割込処理とならないハードウェア
障害の割込処理は真の原因の追究のための障害情報の収
集の点からは不十分となる傾向があった。このため従来
は、割込処理とは別に診断プログラムやハードウェア設
計者の工夫による障害の再現実験等を行い原因究明に多
大な時間と労力を費すのが常であった。
のように、下位装置からの割込信号により割込ベクタテ
ーブルを索引し、ＣＰＵに実行すべき割込処理プログラ
ムの格納アドレスを指示する方式となっていた。また、
割込処理プログラムの設計は、通常、ソフトウェア設計
者が行い、ハードウェア設計者は割込信号の性格や発生
条件を仕様として提供するため、入出力装置等の正常終
了通知のような簡単な割込処理とならないハードウェア
障害の割込処理は真の原因の追究のための障害情報の収
集の点からは不十分となる傾向があった。このため従来
は、割込処理とは別に診断プログラムやハードウェア設
計者の工夫による障害の再現実験等を行い原因究明に多
大な時間と労力を費すのが常であった。
この対策としてハードウェアとしてソフトウェアに対し
ては従来と変りなく障害情報の収集を行なえる装置が望
ましいが、前述の従来装置の割込方式では割込信号が発
生すると即、ソフトウェアに制御が渡る方式となってお
り、前述の問題点に対する配慮がされていない。
ては従来と変りなく障害情報の収集を行なえる装置が望
ましいが、前述の従来装置の割込方式では割込信号が発
生すると即、ソフトウェアに制御が渡る方式となってお
り、前述の問題点に対する配慮がされていない。
本発明の目的は、割込信号によりソフトウェアに制御を
渡す前に、ハードウェアとして用意した割込処理プログ
ラムを実行することのできる処理装置を提供することに
ある。
渡す前に、ハードウェアとして用意した割込処理プログ
ラムを実行することのできる処理装置を提供することに
ある。
し発明の概要」
本発明では、割込信号によってＣＰＵに与える割込処理
アドレスを複数化するとともに、ノ・−ドウエアとして
用意する割込処理プログラムの格納メモリ空間を通常の
メモリ空間と別にもつことにより上記目的を達成した。
アドレスを複数化するとともに、ノ・−ドウエアとして
用意する割込処理プログラムの格納メモリ空間を通常の
メモリ空間と別にもつことにより上記目的を達成した。
（発明の実施例〕
以下、本発明の一実施例を第１図により説明する。１は
処理装置、２は割込制御部、４はソフトウェアが格納さ
れているメモリＡで、本システムには、別にハード用の
割込処理プログラムを格納するメモリＢ８を持っている
。メモリＡ４．メモυＢ８には、それぞれ、割込ペクタ
テーブル３，７がある。本実施例の動作を第２図を用い
て説明する。
処理装置、２は割込制御部、４はソフトウェアが格納さ
れているメモリＡで、本システムには、別にハード用の
割込処理プログラムを格納するメモリＢ８を持っている
。メモリＡ４．メモυＢ８には、それぞれ、割込ペクタ
テーブル３，７がある。本実施例の動作を第２図を用い
て説明する。
今、入出力装置６から１１込が発生すると、まず割込制
御部２に割込信号か人力されイ）。割込制御部（ＰＩ（
，１）２は、処理装置（ＣＰＵ）１に対して割込処理要
求ＩＲＱを送出し、ＣＰＵは、これに応答して割込８可
ＩＡＣＫを返送するっＰＩＣはＩＡＣＫを受けてＶＥＣ
Ｎ のアドレスＶＡをＣＰＵに与える。この時、動時に
ンフトメハード切替線９を活性化し、ＣＰＵのメモリＡ
に対するアクセスを抑制すると同時にメモ９Ｂに対する
アクセスを許可する。ＣＰＵは、したがって、メモリ１
３のＶＡよりＶＥＣＮの情報を読みだし、メモリＢ内に
ある・・−ドウエア処理用の割込処理プログラムを実行
する。本プログラム実行終了時の処理終了命令は、Ｐ
Ｉ Ｃに対してバートメソフト切替線９を非活性化する
指令とＶＡを再びＣＰＵに与える指令を含んでいる。し
たがって、ＣＰＵは、再びＶＡでメモリリードを行なう
が、今度は、メモリＡよりＶＥＣＮを絖み出し、所定の
割込処理な夾施することかできる。
御部２に割込信号か人力されイ）。割込制御部（ＰＩ（
，１）２は、処理装置（ＣＰＵ）１に対して割込処理要
求ＩＲＱを送出し、ＣＰＵは、これに応答して割込８可
ＩＡＣＫを返送するっＰＩＣはＩＡＣＫを受けてＶＥＣ
Ｎ のアドレスＶＡをＣＰＵに与える。この時、動時に
ンフトメハード切替線９を活性化し、ＣＰＵのメモリＡ
に対するアクセスを抑制すると同時にメモ９Ｂに対する
アクセスを許可する。ＣＰＵは、したがって、メモリ１
３のＶＡよりＶＥＣＮの情報を読みだし、メモリＢ内に
ある・・−ドウエア処理用の割込処理プログラムを実行
する。本プログラム実行終了時の処理終了命令は、Ｐ
Ｉ Ｃに対してバートメソフト切替線９を非活性化する
指令とＶＡを再びＣＰＵに与える指令を含んでいる。し
たがって、ＣＰＵは、再びＶＡでメモリリードを行なう
が、今度は、メモリＡよりＶＥＣＮを絖み出し、所定の
割込処理な夾施することかできる。
（発明の効果〕
本発明によれば、システムユーザでア７；、７７トウエ
アの割込処理の他に、システム設計者でよるハードウェ
アの割込処理を実行することができるので、ハードウェ
ア障害レベルの割込に対して、ハードウェア障害解析に
必要な情報を、障害発生時に収集することができ、ハー
ドウェアの障害解析に効果がある。
アの割込処理の他に、システム設計者でよるハードウェ
アの割込処理を実行することができるので、ハードウェ
ア障害レベルの割込に対して、ハードウェア障害解析に
必要な情報を、障害発生時に収集することができ、ハー
ドウェアの障害解析に効果がある。
また、ユーザに対しては、情報収集プログラムやベクタ
ーテーブルをかくしであるので、ユーザのメモリ空間に
対して影響を与えずに済み、既存のソフトウェアの有効
利用もはかれるという効果がある。
ーテーブルをかくしであるので、ユーザのメモリ空間に
対して影響を与えずに済み、既存のソフトウェアの有効
利用もはかれるという効果がある。
第１図は、本発明が適用されるシステムの一実施例を示
す構成図、第２図は同じく動作を示すフローチャートで
ある。 １・・・処理装置、 ２・・・割込制御部、 ６・
・・割込ベクタテーブル、 ４・・メモリ、 ５・
・・システムパス、代理人弁理士 小 川 勝 勇゛− 第１Ｉ！］ 第２ 囚
す構成図、第２図は同じく動作を示すフローチャートで
ある。 １・・・処理装置、 ２・・・割込制御部、 ６・
・・割込ベクタテーブル、 ４・・メモリ、 ５・
・・システムパス、代理人弁理士 小 川 勝 勇゛− 第１Ｉ！］ 第２ 囚
Claims (1)
- １、処理装置と該処理装置へ供給される割込信号に対す
る割込処理を指示する指示情報が格納される格納部とを
有し、該処理装置は、該格納部の指示情報で示される割
込処理を実行する割込処理システムにおいて、該格納部
を複数個用意し、かつ、それぞれを異なるメモリ空間と
して割付け、１つの割込信号により順次、複数個の格納
部の指示情報により割込処理を実行することを特徴とす
る割込処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18176885A JPS6243736A (ja) | 1985-08-21 | 1985-08-21 | 割込処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18176885A JPS6243736A (ja) | 1985-08-21 | 1985-08-21 | 割込処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6243736A true JPS6243736A (ja) | 1987-02-25 |
Family
ID=16106544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18176885A Pending JPS6243736A (ja) | 1985-08-21 | 1985-08-21 | 割込処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6243736A (ja) |
-
1985
- 1985-08-21 JP JP18176885A patent/JPS6243736A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| JPH0430053B2 (ja) | ||
| JPS60171552A (ja) | アドレス変換処理方法 | |
| US5544307A (en) | Microcomputer development support system operable with only background monitor and without cache replacement | |
| JPS6243736A (ja) | 割込処理方式 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| KR100238174B1 (ko) | 병렬 프로세서 시스템 | |
| JPH0552535B2 (ja) | ||
| JPS59197946A (ja) | メモリ装置 | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPS6022250A (ja) | コンピユ−タ装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS5947658A (ja) | デ−タ処理装置の診断方式 | |
| JPH0652507B2 (ja) | マイクロコンピユ−タの開発装置 | |
| JP2876737B2 (ja) | プログラム事象記録処理方式 | |
| JPH0219937A (ja) | 電子計算機システム | |
| JPS59202547A (ja) | デバツグ装置 | |
| JP2718028B2 (ja) | プログラム・テスト・フアイルのアクセス方法 | |
| JPH04199336A (ja) | マイクロコンピュータ | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| JPS63180171A (ja) | 情報処理装置 | |
| JPS6058491B2 (ja) | エラ処理方式 | |
| JPS59163653A (ja) | デバツグ装置 | |
| JPS6118224B2 (ja) |