JPS6243154A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6243154A
JPS6243154A JP18240785A JP18240785A JPS6243154A JP S6243154 A JPS6243154 A JP S6243154A JP 18240785 A JP18240785 A JP 18240785A JP 18240785 A JP18240785 A JP 18240785A JP S6243154 A JPS6243154 A JP S6243154A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
positioning
layer
accuracy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18240785A
Other languages
English (en)
Inventor
Yuji Kitamura
北村　裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP18240785A priority Critical patent/JPS6243154A/ja
Publication of JPS6243154A publication Critical patent/JPS6243154A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ０）　産業上の利用分野 本発明は半導体チップを収納するパッケージに特徴を有
する半導体装置に関する。
（ロ）従来の技術 一般に特にセラミックパッケージの場合、積層構造をな
し、その従来例の平面図を第４図に示し。
その分解斜視図を第３図に示す。同図のパッケージは底
板となる第１６（１）、ボンデング枠となる第２１）（
２＋、及びガード枠となる第３　ｎ（３＋からなる３層
構造であり、第２層（２）と第６層（３）の中央の開口
部の）と（５）とによって形成される凹部内に半１体チ
ップ（しく１示せず）が収納され、このチップのボンデ
ングパッドと上記ｉ　２脂ｆ２１の開口部（Ｄ）周囲の
インナーリード（旬とがボンデング配線されるのである
。
斯様なパブケージに半導体チップを組み込む時パッケー
ジの第２１）＋２１のインナーリードの内１例えば２８
ｐｉｎのパッケージの方角部の１．１４゜１５．２８番
ビンの対角する一対のインナーリードを特殊な形状、こ
の場合丸ｔＰ形状（ＰＩ　）（Ｐ２）として、これをオ
ートダイボンダーで読みとり１位置検出を行なう平で、
パッケージの凹部内の適正な位置に半導体チップを自動
的にグイボンデングしていた。
この時の位置合せは１通常の半導体装置の場合。
電気的配線が可能であれば、それほど問題とならないが
、イメージセンサの如きセンサ装置の場合外的な被セン
ナ物、例えば光学偉を正確な位置でセンスしなければな
らないので、この場合、パッケージと固定基板との位置
合せには高い精度が要求される。この為、第３図、第４
図の如き従来パッケージではプリント基板に設けられる
位置合せ用の２本のビン（図示せず）と嵌合するべき穴
（Ｈｊ）（Ｈ２）が底板となる第１　＠（１）に設けら
れている。又、第２１）１．第３層のこの位置には、渠
１＠の位置合せ用の穴（ａｔ）（Ｈｚ）を貫通する上記
各ビンを逃す為の切り欠き（イ）囚が設けられている。
（ハ）発明が解決しようとする問題点 しかしながら、上述の如き従来のパッケージ構造では、
特にセラミックパッケージの場合では。
第１鳩、第２層、並びに第３層の各層間に位置ずれが発
生しやすい。従って、たとえ半導体チップと第２層（２
＋、及び第１　ｍ（１）とプリント基板との位置合せが
正確に行なわれたとしても、この第１＠＋１）と第１）
＋２］との位置ずれにより、プリント基板に対する半導
体チップの相対的位置がずれてしまい、イメージセンナ
装置の場合には、適正な光学軸上にイメージセンスを行
なう半導体チップを配置できなくなり、イメージセンス
機能を損なう不都合がちった。
に）問題点を解決するための手段 本発明の半導体装置は、多１構造のパッケージを有し、
該パッケージは半導体チップの位置決めを行なう為のマ
ークあるいはガイド部と、該パブケージとｔＥＯ定基板
基板位置合せ部とを同−判に設は念ものである。
（ホ）作　用 本発明の半導体装置によれば、半導体チップ及び固定基
板の両者とのパブケージの位置合せ手段バ、パッケージ
を構成する判の円の同−一に共に設けられているので、
パッケージの各層間の相対的位置ずれの影響を受けずに
半導体チップと固定基板間の位置合せが行なえろ。
（へ）実施例 第１図に本発明半導体装置に用いられるパッケージの一
実施例の分解斜視図を示す。同図のパッケージは従来例
と同様に第１層ｅｌｌ、第２層（支）、及び第３ｒ＠艶
の５層構造をなすセラミックパッケージであり、従来例
と異なる所は、半導体チップ（図示せず）との位置決め
を行なう為のマークとしての特定のインナーリード（ト
）の２つの丸印（Ｐｔ）（Ｐ２）を設けた第２ＩｉｌＴ
：Ａと同一層に、固定基板としてのプリント基板との位
置決めを行なう為の２つの穴（Ｈｌ）（Ｈ２）を設けた
点にある。
詳しくは、半導体チップが収納される凹部を形作る該第
２層（支）の開口部の）の周囲の対角位置のインナーリ
ード（υに、半導体チップのダイボンド時の位置合せマ
ークとなる丸印（ＰＩ）ＣＦ２）が設けられると共に、
斯るパッケージの長手方向の両端部に該当する該第ＩＩ
の箇所にプリント基板から植立している位置合せ用のビ
ン（図示せず）が嵌合する穴（Ｈｌ）（Ｈ２）が設けら
れているのである。尚、ガード枠となる第１層０のと底
板となる第３１）（＋Ｑ）の長手方向の両端部には上述
の第２層の穴（Ｈｌ）（Ｈ２）を貫通するプリント基板
のビンを逃がす為の切り欠も（Ｋ）（イ）が設けられて
いる。
従って、上述の如き構造のパブケージを用いて例えばイ
メージセンナ装置を構成した場合、半導体チップのダイ
ボンド精度を士＆簡、プリント基も→ｂａａ）−の精度
でしか、イメージセンナの撮像中心と光学軸との位置合
せができ々かったがこれを±（＆　＋　ｂ　）　ｗ＋に
改善できるのである。尚ここでの定数の代表的な値は、
ＩＬＷα１．ｂＭＱ。
１、Ｑｗｍα２である。
上述の実施例に於いては、パッケージの第２１囚と半導
体チップとの位置合せをオートダイボンダを用いた時の
位置合せマークによって行なっているが、第２図に示す
如（、！２１）１■の開口部の）の周端の隣り合う２辺
にガイド片（Ｇ）（Ｇｌを設け、このガイド片（Ｇ）（
（１に半導体チップの２側辺を当接せしめてこれ等の位
置合せを行なうようにする事も可能である。
（ト）効　果 本発明の半導体）〜・償ば、ｖｔｐ−の説明から明らか
な如く、積１ｉ’４構造のパｑケージの間一層に、半導
体チップの位置決めの７）のマークあるいはガイド部と
共に、り・１定基板との位置合せ部とを設けているので
、パッケージの各顔量の相対的位ｉ古ずれがあったとし
ても、この位置ずれの悪影響を受ける事なく、半導体チ
ップと固定基板間の位置合せを正確に行なう事ができる
。従って本鞘明によればイメージセンサの如きセンサ装
置の位置合せ精度の大巾な向とが図れ、この種装置の依
頼性の向上に寄与する所は大きい。
【図面の簡単な説明】
第１図は、本発明の半導体装置に用いられるパッケージ
構造の一実施例を示す分解斜視図、第２図は本発明装置
に用いられるパッケージ構造の他。 の実施例を示す要部斜視図、第３図及び第４因は従来の
パッケージを示す分解斜視図、及び平面図である。 （１）（１０１・・・第１ｊ凶、（２）■・・・第２輸
、（３）■・・・第３麺。 （Ｐｌ）（Ｐ２）・・・丸印、（Ｈｌ）（Ｈ２）・・・
穴。 （Ｇ）（Ｇ）・・・ガイド片。

Claims (1)

    【特許請求の範囲】
  1. （１）多層構造体をなすパッケージの中央の凹部内に半
    導体チップを収納し、該パッケージを固定基板に固定す
    る半導体装置に於いて、該パッケージは半導体チップの
    位置決めを行なう為のマークあるいはガイド部と、該パ
    ッケージと上記固定基板との位置合せ部と、を同一層に
    設けた事を特徴とする半導体装置。
JP18240785A 1985-08-20 1985-08-20 半導体装置 Pending JPS6243154A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18240785A JPS6243154A (ja) 1985-08-20 1985-08-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18240785A JPS6243154A (ja) 1985-08-20 1985-08-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6243154A true JPS6243154A (ja) 1987-02-25

Family

ID=16117758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18240785A Pending JPS6243154A (ja) 1985-08-20 1985-08-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6243154A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924297A (en) * 1987-07-22 1990-05-08 Director General, Agency Of Industrial Science And Technology Semiconductor device package structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5519837A (en) * 1978-07-27 1980-02-12 Mitsubishi Electric Corp Semiconductor container
JPS5661147A (en) * 1979-10-23 1981-05-26 Mitsubishi Electric Corp Semiconductor device
JPS5638467B2 (ja) * 1977-03-14 1981-09-07
JPS5910264A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 固体撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5638467B2 (ja) * 1977-03-14 1981-09-07
JPS5519837A (en) * 1978-07-27 1980-02-12 Mitsubishi Electric Corp Semiconductor container
JPS5661147A (en) * 1979-10-23 1981-05-26 Mitsubishi Electric Corp Semiconductor device
JPS5910264A (ja) * 1982-07-09 1984-01-19 Hitachi Ltd 固体撮像素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924297A (en) * 1987-07-22 1990-05-08 Director General, Agency Of Industrial Science And Technology Semiconductor device package structure

Similar Documents

Publication Publication Date Title
US6476499B1 (en) Semiconductor chip, chip-on-chip structure device and assembling method thereof
JP4068635B2 (ja) 配線基板
JPH0936339A (ja) イメージセンサアセンブリ及びそのパッケージング方法
JP2008147401A (ja) Ｉｃチップ実装パッケージ、及びこれを備えた画像表示装置
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
JPS6243154A (ja) 半導体装置
US11723147B2 (en) Sensor lens assembly having non-reflow configuration
JP2833174B2 (ja) 半導体素子及びその実装方法
JP2008122304A (ja) 静電容量式加速度センサ
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
JP3070145B2 (ja) 半導体装置
JPH11191575A (ja) フリップチップボンディング用部品、フリップチップボンディング確認用部品及びフリップチップボンディング方法
WO1998043290A1 (fr) Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
JPS62194Y2 (ja)
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JPS6255300B2 (ja)
JPH06302716A (ja) 多層基板および多層基板の積層ずれ検出方法
JP2806851B2 (ja) 半導体集積回路装置およびその製造方法
JPH09184850A (ja) 半導体加速度センサの基板実装方法
JPH04302442A (ja) 半導体装置
JPH0744234B2 (ja) 半導体装置用パッケージ
JPS6327856B2 (ja)
JPH04129259A (ja) 電子部品
JPS61255043A (ja) 電子部品装置
JP2005197355A (ja) 半導体装置及びその製造方法、回路基板ならびに電子機器