JPS6242289B2 - - Google Patents

Info

Publication number
JPS6242289B2
JPS6242289B2 JP55030023A JP3002380A JPS6242289B2 JP S6242289 B2 JPS6242289 B2 JP S6242289B2 JP 55030023 A JP55030023 A JP 55030023A JP 3002380 A JP3002380 A JP 3002380A JP S6242289 B2 JPS6242289 B2 JP S6242289B2
Authority
JP
Japan
Prior art keywords
strobe signal
processing unit
circuit
central processing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55030023A
Other languages
English (en)
Other versions
JPS56127239A (en
Inventor
Fumiaki Sai
Zenichi Kitao
Toshio Yomo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP3002380A priority Critical patent/JPS56127239A/ja
Publication of JPS56127239A publication Critical patent/JPS56127239A/ja
Publication of JPS6242289B2 publication Critical patent/JPS6242289B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/02Input arrangements using manually operated switches, e.g. using keyboards or dials
    • G06F3/023Arrangements for converting discrete items of information into a coded form, e.g. arrangements for interpreting keyboard generated codes as alphanumeric codes, operand codes or instruction codes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は、中央処理装置側におけるデータ処
理完了を確認する機能を備えたダイナミツク方式
のキーボードに関する。
従来、ダイナミツク方式のキーボードは第1図
に示す如き回路構成が採用されている。すなわ
ち、クロツク発生回路1の出力でカウンタ2が駆
動されその計数出力はデコーダ3、マルチプレク
サ4及びラツチ回路5へと供給される。デコーダ
3とマルチプレクサ4によつて構成されるマトリ
クス回路6の各交点には入力用キースイツチ(図
示せず)が配置され、キー操作に応答するマルチ
プレクサ4の出力はストローブ信号発生回路7に
供給される。ストローブ信号発生回路7の出力は
ストローブ信号として中央処理装置(図示せず)
へ送出されると同時にラツチ回路5のクロツク端
子にも供給され、ラツチ回路5にラツチされたカ
ウンタ2の計数出力はキーコードとして中央処理
装置へ送出される。
ところで、この回路構成においては、ストロー
ブ信号はパルスであり、キーコードは次のキー押
下によるストローブ信号が発生するまでしかラツ
チ回路5に保持されない。従つて、2つのキーを
素早く押し変えたこと等によつて相前後するスト
ローブ信号の間隔が短かいと、後のキー押下によ
るストローブ信号発生時までに、中央処理装置が
前に押下されたキーに伴なう処理を終えることが
できず、これを解決するためには中央処理装置内
における受信処理が複雑になるという欠点があ
る。
そこで、この点を補なうべくデータ処理完了確
認機能を備えたキーボードが提案されている。こ
のキーボードはラツチ回路を省略しその替わりに
第2図に示す如くクロツク発生回路1の動作を制
御するクロツク制御回路8を設けたものである。
今、あるキーが押下された場合を考えると、キ
ースキヤニング一巡間のうちの、そのキーの座標
に対応したカウント数のタイミングにストローブ
信号発生回路7よりストローブ信号が発生し、こ
れが中央理装置へ送出される。これと同時にクロ
ツク制御回路8にもストローブ信号が供給され、
クロツク制御回路8の働きによりクロツク回路1
の発振が停止し、カウンタ2の歩進が停止され
て、押下されたキーに対応したキーコードが出力
されつづけることになる。
次に、中央処理装置内において受信されたデー
タに関する処理が完了すると、中央処理装置から
はデータ処理完了信号がクロツク制御回路8に送
られこれによりクロツク回路1は再び動作を開始
し、カウンタの歩進は再開することになる。
しかしながら、このようなキーボードにおいて
は本来必要なストローブ及びキーコード用の信号
ラインのほかに、データ処理完了信号用の信号ラ
インを別途設けなければならず、このため出力コ
ネクタのピン数や送受信ラインが増加するという
欠点があつた。
この発明は、上記した如き従来問題を解決する
ために創案されたもので、送受信ライン数を増加
させることがなく、しかもキーボードから送出さ
れた情報を中央処理装置が処理完了したことを確
認する機能を備えたキーボードを提供することを
目的とするものである。
この発明は、上記目的を達成するためにストロ
ーブ信号ラインをデータ処理完了の確認用として
も共用することを特徴とするものである。
以下に、この発明の好適一実施例を添付図面に
基づいて詳述する。
第3図においてクロツク発生回路1、カウンタ
2、デコーダ3、マルチプレクサ4、マトリクス
回路6、ストローブ信号発生回路7は前記従来例
と同じ構成であり、同様の動作をする。一方、ク
ロツク制御回路10は従来例と異なり、ストロー
ブ信号発生回路7からの出力と前記中央処理装置
からの出力とのワイアードOR出力によつて制御
され、このワイアードOR出力が“1”にてはク
ロツク発生回路1の発振を停止させ、他方“0”
にては前記発振停止を解除するように構成されて
いる。そして、ストローブ信号発生回路7から中
央処理装置へ至る信号ラインl1は双方向性信号ラ
インとして構成されるとともに、この信号ライン
l1の論理レベルは、ストローブ信号パルス“1”
の論理レベルを優先レベルとして決定されるよう
に構成されている。すなわち、今仮にストローブ
パルス“1”の論理レベルを“L”とすれば、ス
トローブ信号発生回路7又は中央処理装置側の出
力のいずれかが“1”(すなわち“L”)とすれ
ば、信号ラインl1の論理レベルは必ず“1”(す
なわち“L”)となり、かくしてクロツク制御回
路10にはストローブ信号発生回路7と中央処理
装置とのワイアードOR出力である“1”(すなわ
ち“L”)が供給されるわけである。
他方、中央処理装置側にはデータ受信確認回路
9が設けられ、この出力はストローブ信号ライン
l1に供給されている。そして、キースイツチが押
下されていない状態にては、データ受信確認回路
9は動作せず、その出力はストローブ信号ライン
l1にはなんら影響も及ぼさない。
今、あるキーを押下する場合を考えると、キー
押下により発生するストローブ信号“1”(すな
わち“L”)によつてストローブ信号ラインl1
論理レベルが“L”となると、クロツク制御回路
10の働きによつてクロツク発生回路1の発振は
停止されてカウンタ2の歩進は停止し、そのキー
に対応したキーコードを出力しつづけることにな
る。一方、中央処理装置がストローブ信号を受信
すると、データ受信確認回路9が駆動されて、ス
トローブ信号ラインl1を強制的に活性化、すなわ
ちストローブ信号が出力されている状態“L”に
する。
次に、中央処理装置による処理時間がストロー
ブ信号発生回路7によるストローブパルスの時間
幅よりも長い場合を考える。この場合、ストロー
ブ信号発生回路7によるストローブ信号消滅後も
データ受信確認回路9の働きにより、ストローブ
信号ラインl1の論理状態はあたかもストローブ信
号が存在しつづけているかのような状態“L”に
保持される。
次いで、中央処理装置において受信されたデー
タに関する処理が完了すると、データ受信確認回
路9はリセツトされ、ストローブ信号ラインl1
再び非活性化、すなわちストローブ信号が存在し
ない状態“H”に戻され、これを受けてクロツク
制御回路10の働きによりクロツク発生回路1に
おける発振停止状態は解除され、カウンタ2の歩
進は再開されてキーボードは正常なスキヤニング
状態に復帰する。
他方、中央処理装置におけるデータ処理時間が
ストローブ信号発生回路7より出力されるストロ
ーブパルスの時間幅よりも短い場合には、データ
受信確認回路9の動作を全く表面にはあらわれ
ず、クロツク発生回路1における発振動作は、従
来回路と同様にストローブパルスの存在期間に限
り停止され、又ストローブ信号消滅と同時にキー
ボードは元の状態に復帰することになる。
尚、データ受信確認回路9としては、中央処理
装置側において種々の構成を採用することがで
き、例えば第4図に示す如くトランジスタ等のス
イツチ素子により簡単に構成することができ、又
スイツチ駆動信号についても例えばストローブラ
インl1の論理状態及び中央処理装置内におけるデ
ータ処理完了に基づいて簡単に形成することがで
きることは容易に理解されるであろう。
また、上の実施例ではクロツク制御回路の働き
により、クロツク発生回路1の発振を停止させて
カウンタの歩進を停止するように構成したが、こ
れに替えてクロツク発生回路1については常時発
振状態に保持し、他方その出力側に適宜なゲート
回路を介挿し、これをクロツク制御回路10の出
力により開閉制御するようにしても同様の効果を
得ることができることは勿論である。
以上の説明で明らかなように、この発明に係る
キーボードは、カウント値をキーコードとして中
央処理装置へ直接に送出するカウンタと、このカ
ウンタの出力に応答して各キーの出力状態を順次
走査する走査回路の出力に応答してストローブ信
号を中央処理装置へ送出するストローブ信号発生
回路と、このストローブ信号発生回路から中央処
理装置へ至るストローブ信号ラインを双方向性信
号ラインとして構成するとともに、上記ストロー
ブ信号ラインの論理状態に応じて前記カウンタの
歩進動作をオン、オフ制御する歩進制御手段と、
前記中央処理装置側に設けられるとともに、中央
処理装置がストローブ信号を受信すると駆動さ
れ、この受信信号を前記双方向性の信号ラインに
重畳させ、かつデータ処理が完了するまで前記双
方向性信号ラインをストローブ信号状態に保持す
るデータ受信確認回路を具備するものであるか
ら、中央処理装置側においてデータ処理が完了し
たことを確認することができ、従来のキーボード
のように、データ処理完了信号を受信するための
送信ライン及び受信用コネクタピン等を別途設け
ることを不要として、この種のデータ処理確認機
能を備えたキーボードの構成を著しく簡単にし、
コストダウンを可能にするとともに、対雑音面で
も有効であり、さらに短い間隔での連続キー押下
にも対応できる等の効果を有する。
【図面の簡単な説明】
第1図は、従来のキーコードラツチ式キーボー
ドの回路図、第2図は、従来のキーコード非ラツ
チ式キーボードの回路図、第3図は、この発明に
係るキーボードの電気的構成を示す回路図、第4
図は、データ受信確認回路の一例を示す図であ
る。 2……カウンタ、3,4,6……走査回路、7
……ストローブ信号発生回路、1,10……歩進
制御手段、9……データ受信確認回路。

Claims (1)

    【特許請求の範囲】
  1. 1 カウント値をキーコードとして中央処理装置
    へ直接に送出するカウンタと、このカウンタの出
    力に応答して各キーの出力状態を順次走査する走
    査回路と、この走査回路の出力に応答してストロ
    ーブ信号を中央処理装置へ送出するストローブ信
    号発生回路と、このストローブ信号発生回路から
    中央処理装置へ至るストローブ信号ラインを双方
    向性信号ラインとして構成するとともに、前記ス
    トローブ信号ラインの論理状態に応じて前記カウ
    ンタの歩進動作をオン、オフ制御する歩進制御手
    段と、前記中央処理装置側に設けられるととも
    に、中央処理装置がストローブ信号を受信すると
    駆動されて、この受信信号を前記双方向性信号ラ
    インに重畳させ、かつデータ処理が完了するま
    で、前記双方向性信号ラインをストローブ信号発
    生状態に保持するデータ受信確認回路とを具備す
    ることを特徴とするキーボード。
JP3002380A 1980-03-10 1980-03-10 Keyboard Granted JPS56127239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3002380A JPS56127239A (en) 1980-03-10 1980-03-10 Keyboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3002380A JPS56127239A (en) 1980-03-10 1980-03-10 Keyboard

Publications (2)

Publication Number Publication Date
JPS56127239A JPS56127239A (en) 1981-10-05
JPS6242289B2 true JPS6242289B2 (ja) 1987-09-08

Family

ID=12292228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3002380A Granted JPS56127239A (en) 1980-03-10 1980-03-10 Keyboard

Country Status (1)

Country Link
JP (1) JPS56127239A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594770U (ja) * 1992-05-27 1993-12-24 株式会社本田ロック 回転センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594770U (ja) * 1992-05-27 1993-12-24 株式会社本田ロック 回転センサ

Also Published As

Publication number Publication date
JPS56127239A (en) 1981-10-05

Similar Documents

Publication Publication Date Title
JP2639319B2 (ja) 半導体装置
JPS6242289B2 (ja)
US4224641A (en) Abnormality indication system of facsimile apparatus
JP3078194B2 (ja) キースキャン回路
JPH036919B2 (ja)
KR860003526Y1 (ko) Ctr터미날 절전회로
JPS59136839A (ja) 割込入力装置
JP2686024B2 (ja) クロック制御方式
JP2513032B2 (ja) マイクロコンピュ―タの入力制御回路
JPS6225320B2 (ja)
JP2823860B2 (ja) 選択信号送出装置
JP2591862B2 (ja) 電源制御信号変換装置
JPH11184573A (ja) 電源スイッチ制御回路
JP2906425B2 (ja) ディジタル複写機のモード切替え方式
JPH063461Y2 (ja) キー入力装置
JPH0122799B2 (ja)
KR0157388B1 (ko) 클럭송수신장치
JPS6243211B2 (ja)
JPH0432407B2 (ja)
JPH0766307B2 (ja) キー入力回路
JPH0693226B2 (ja) 割込報告側装置
JPS6084626A (ja) キ−ボ−ド回路
JPH04131820U (ja) リレ―駆動装置
JPS60258627A (ja) マイクロコンピユ−タ装置
JPH1139083A (ja) キー入力装置