JPS6240775A - Ｓｉｓ電界効果型半導体装置 - Google Patents
Ｓｉｓ電界効果型半導体装置Info
- Publication number
- JPS6240775A JPS6240775A JP17945085A JP17945085A JPS6240775A JP S6240775 A JPS6240775 A JP S6240775A JP 17945085 A JP17945085 A JP 17945085A JP 17945085 A JP17945085 A JP 17945085A JP S6240775 A JPS6240775 A JP S6240775A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor device
- field effect
- effect semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、ＳＩＳ電界効果型半導体装置に於いて、バリ
ヤ層にはｉ型Ａｆ、Ｇａ、−ｙＡｓを、また、電子供給
層にはｎ型Ａ Ｉ！Ｘ Ｇ ａ Ｉ−Ｘ Ａ ｓを用い
、そして、 ０＜ｘ＜０．２ ｙ＞ｘ とすることに依り、ＤＸセンタが存在しないノーマリ・
オン型のものを実現したものである。
ヤ層にはｉ型Ａｆ、Ｇａ、−ｙＡｓを、また、電子供給
層にはｎ型Ａ Ｉ！Ｘ Ｇ ａ Ｉ−Ｘ Ａ ｓを用い
、そして、 ０＜ｘ＜０．２ ｙ＞ｘ とすることに依り、ＤＸセンタが存在しないノーマリ・
オン型のものを実現したものである。
本発明は、ノーマリ・オン型ＳＩＳ（ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ １ｎｓｕｌａｔｏｒ ｓｅｍｉｃ＜＋
ｎｄｕｃｔｏｒ）電界効果型半導体装置に関する。
ｕｃｔｏｒ １ｎｓｕｌａｔｏｒ ｓｅｍｉｃ＜＋
ｎｄｕｃｔｏｒ）電界効果型半導体装置に関する。
従来、高速の電界効果型半導体装置の一つとして高電子
移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔ ｏ ｒ ：
ＨＥＭＴ）が知られている。
移動度トランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ
ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔ ｏ ｒ ：
ＨＥＭＴ）が知られている。
ＨＥＭＴのごく標準的な構造は、ノン・ドープＧａＡｓ
能動層上にｎ型ＡＩＸＧａＩ−ｘＡｓＡｓ電子供給層層
され、それ導層の間に於ける電子親和力の差に依り、ｎ
型Ａ ＩＸＧ ａ Ｉ−ｘ Ａ Ｓ電子供給層に於ける
電子がへ、テロ界面近傍のノン・ドープＧａＡｓ能動層
側に滲み出して２次元電子ガス層を生成するので、それ
を電界効果型半導体装置のチャネルとして利用、するよ
うになっていて、ｎ型Ａ１１ＸＧａ＋−ｘ Ａｓ電子供
給層にドーピングされた不純物に依って闇値電圧■ｔｈ
が制御される。
能動層上にｎ型ＡＩＸＧａＩ−ｘＡｓＡｓ電子供給層層
され、それ導層の間に於ける電子親和力の差に依り、ｎ
型Ａ ＩＸＧ ａ Ｉ−ｘ Ａ Ｓ電子供給層に於ける
電子がへ、テロ界面近傍のノン・ドープＧａＡｓ能動層
側に滲み出して２次元電子ガス層を生成するので、それ
を電界効果型半導体装置のチャネルとして利用、するよ
うになっていて、ｎ型Ａ１１ＸＧａ＋−ｘ Ａｓ電子供
給層にドーピングされた不純物に依って闇値電圧■ｔｈ
が制御される。
ところで、ＨＥＭＴは低温に冷却した状態で動作させる
と高性能を発揮するので、７７（Ｋ）まで冷却しなくて
も、成る程度の冷却を行った状態で動作させることは屡
行われている。
と高性能を発揮するので、７７（Ｋ）まで冷却しなくて
も、成る程度の冷却を行った状態で動作させることは屡
行われている。
然しながら、ｎ型Ａ７！ｘ Ｇ ａ Ｉ−Ｘ Ａ ｓ電
子供給層にドーピングされた不純物は、そこで深い不純
物準位、即ち、ＤＸセンタを形成し、そのＤＸセンタに
捕獲されている電子の量は温度に依って変化し、その変
化は、闇値電圧■いに影響を及ぼすことになる。また、
同じ＜ＤＸセンタに捕獲されている電子は光照射に依っ
て伝導帯に放出される為、それに依っても闇値電圧■い
は変化する。
子供給層にドーピングされた不純物は、そこで深い不純
物準位、即ち、ＤＸセンタを形成し、そのＤＸセンタに
捕獲されている電子の量は温度に依って変化し、その変
化は、闇値電圧■いに影響を及ぼすことになる。また、
同じ＜ＤＸセンタに捕獲されている電子は光照射に依っ
て伝導帯に放出される為、それに依っても闇値電圧■い
は変化する。
このような闇値電圧Ｖｔｈの変動を抑止する為、例えば
ＧａＡｓ／Ａｊ２ｘ Ｇａ＋−＊ Ａｓ／ＧａＡｓから
なる構造のＳＩＳ電界効果型半導体装置が開発された。
ＧａＡｓ／Ａｊ２ｘ Ｇａ＋−＊ Ａｓ／ＧａＡｓから
なる構造のＳＩＳ電界効果型半導体装置が開発された。
第３図は従来のＳＩＳ電界効果型半導体装置のエネルギ
・バンド・ダイヤグラムを表している。
・バンド・ダイヤグラムを表している。
図に於いて、１は金属のゲート電極、２はｎ型ＧａＡｓ
電子供給層、３はｉ型Ａｊ２．Ｇａ、−ＸＡｓバリヤ層
、４はｉ型ＧａＡｓ能動層、５は２次元電子ガス層、Ｅ
、は伝導帯の底、Ｅ、はフェルミ・レベルをそれぞれ表
している。
電子供給層、３はｉ型Ａｊ２．Ｇａ、−ＸＡｓバリヤ層
、４はｉ型ＧａＡｓ能動層、５は２次元電子ガス層、Ｅ
、は伝導帯の底、Ｅ、はフェルミ・レベルをそれぞれ表
している。
図から判るように、このＳＩＳ電界効果型半導体装置で
は、表面側のへテロ接合に於けるバリヤ・ハイドと基板
側のへテロ接合に於けるそれとは等しく、伝導帯の底Ｅ
、は全てフェルミ・レベルＥ、の上にあり、闇値電圧■
いの制御は不可能であって、ノーマリ・オフ型になって
いる。
は、表面側のへテロ接合に於けるバリヤ・ハイドと基板
側のへテロ接合に於けるそれとは等しく、伝導帯の底Ｅ
、は全てフェルミ・レベルＥ、の上にあり、闇値電圧■
いの制御は不可能であって、ノーマリ・オフ型になって
いる。
前記説明したように、ＳＩＳ電界効果型半導体装置はノ
ーマリ・オフ型のみであって、ノーマリ・オン型は存在
しない。
ーマリ・オフ型のみであって、ノーマリ・オン型は存在
しない。
本発明は、冷却した状態でも闇値電圧■いの変動がない
ＳＩＳ電界効果型半導体装置の利点をそのまま維持した
ノーマリ・オン型のものを提供しようとする。
ＳＩＳ電界効果型半導体装置の利点をそのまま維持した
ノーマリ・オン型のものを提供しようとする。
本発明のＳＩＳ電界効果型半導体装置では、ｉ型ＧａＡ
ｓ能動層４及びｉ型Ａ１ｙ Ｇ ａ ＋−ｙ Ａ ！１
バリヤ層３及びｎ型ＡＩＸＧａｔ−ｙＡｓ電子供給層２
を順に形成し、０＜ｘ＜０．２及びｙ＞ｘ、なる条件を
満足するようにＸとｙの値を選択するようにしている。
ｓ能動層４及びｉ型Ａ１ｙ Ｇ ａ ＋−ｙ Ａ ！１
バリヤ層３及びｎ型ＡＩＸＧａｔ−ｙＡｓ電子供給層２
を順に形成し、０＜ｘ＜０．２及びｙ＞ｘ、なる条件を
満足するようにＸとｙの値を選択するようにしている。
前記ＳＩＳ電界効果型半導体装置に依ると、電子供給層
としてｎ型ＡｆつＧａ、−８Ａｓを、そして、バリヤ層
としてｉ型Ａ１ｙ Ｇ ａ ＋−ｙ Ａ ３をそれぞれ
用い、しかも、Ｘ値を０＜ｘ＜０．２、ｙ値をｙ＞ｘと
することに依り、２次元電子ガス層をフェルミ・レベル
より下に生成させることを可能にしてノーマリ・オン型
を実現させ、また、ＤＸセンタの発生を防止して闇値電
圧Ｖいの変動がないようにしている。
としてｎ型ＡｆつＧａ、−８Ａｓを、そして、バリヤ層
としてｉ型Ａ１ｙ Ｇ ａ ＋−ｙ Ａ ３をそれぞれ
用い、しかも、Ｘ値を０＜ｘ＜０．２、ｙ値をｙ＞ｘと
することに依り、２次元電子ガス層をフェルミ・レベル
より下に生成させることを可能にしてノーマリ・オン型
を実現させ、また、ＤＸセンタの発生を防止して闇値電
圧Ｖいの変動がないようにしている。
第１図（Ａ）乃至（Ｄ）は本発明一実施例を製造する場
合について解説する為の工程要所に於けるＳＩＳ電界効
果型半導体装置の要部切断側面図を表すものであり、以
下、これ等の図を参照しつつ説明する。
合について解説する為の工程要所に於けるＳＩＳ電界効
果型半導体装置の要部切断側面図を表すものであり、以
下、これ等の図を参照しつつ説明する。
第１図（Ａ）参照
（１１分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依り、半絶縁性ＧａＡｓ基板５上にｉ型ＧａＡｓ
能動層４、ｉ型ＡＩｌ、Ｇａ１−。
ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法を適用する
ことに依り、半絶縁性ＧａＡｓ基板５上にｉ型ＧａＡｓ
能動層４、ｉ型ＡＩｌ、Ｇａ１−。
Ａｓバリヤ層３、ｎ＋型Ａｊｌ！ＸＱａ、−ｙＡｓ電子
供給層２′を成長させる。
供給層２′を成長させる。
この場合の各半導体層に於ける諸データを例示すると次
の通りである。
の通りである。
■ 能動層４について
厚さ：５０００ （人〕
■ バリヤ層３について
厚さ：１００（人〕
ｙ値：ｙ＞ｘ
■ 電子供給層２′について
厚さ；５０ 〔人〕
不純物濃度： ２Ｘ Ｉ ＱｌＢ（ａｍ−’）Ｘ値：Ｏ
＜ｘ＜０． ２ 尚、本実施例では、各半導体層の成長にＭＢＥ法を適用
したが、例えば有機金属化学気相堆積（ｍｅｔａｌｏｒ
ｇａｎｔｃｓ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏ、ｎ：ＭＯＣＶＤ）法などを任意
に適用することが、できる。
＜ｘ＜０． ２ 尚、本実施例では、各半導体層の成長にＭＢＥ法を適用
したが、例えば有機金属化学気相堆積（ｍｅｔａｌｏｒ
ｇａｎｔｃｓ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏ、ｎ：ＭＯＣＶＤ）法などを任意
に適用することが、できる。
第１図（Ｂ）参照
（２）通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、チャネル領域の上
方を覆うフォト・レジスト膜６を形成する。
ト・プロセスを適用することに依り、チャネル領域の上
方を覆うフォト・レジスト膜６を形成する。
（３）化学エツチング法を適用することに依り、フォト
・レジスト膜６をマスクとして電子供給層２′及びバリ
ヤ層３の途中までをメサ・エツチングする。
・レジスト膜６をマスクとして電子供給層２′及びバリ
ヤ層３の途中までをメサ・エツチングする。
ここで用いるエツチング液の組成は、ＨＦ：Ｈ２０＝１
： ２０の混液を５、Ｈ２Ｏ２を４、Ｈ２Ｏを２６０
の割合である。
： ２０の混液を５、Ｈ２Ｏ２を４、Ｈ２Ｏを２６０
の割合である。
このエツチングは、電子供給層２′と後に形成されるソ
ース電極或いはドレイン電極とが短絡することを防止す
る為であるから、ｉ型であるバリヤ層３の一部が除去さ
れるまで行うことが好ましく、本実施例では、バリヤ層
３の表面から約５０ Ｃ人〕程度を除去するようにして
いる。
ース電極或いはドレイン電極とが短絡することを防止す
る為であるから、ｉ型であるバリヤ層３の一部が除去さ
れるまで行うことが好ましく、本実施例では、バリヤ層
３の表面から約５０ Ｃ人〕程度を除去するようにして
いる。
第１図（Ｃ）参照
（４） イオン注入法を適用することに依り、フォト
・レジスト膜６をマスクとしてＳｉイオンの打ち込みを
行う。
・レジスト膜６をマスクとしてＳｉイオンの打ち込みを
行う。
このイオン注入に於ける諸データは次の通りである。
注入エネルギ：１００（ＫｅＶ）
ドーズ量： ２Ｘ Ｉ Ｑ１３（ｃｍ−”）（５）
フォト・レジスト膜６を除去してから、熱処理を行うこ
とに依り、ソース電極コンタクト領域７及びドレイン電
極コンタクト領域８を形成する。、。
フォト・レジスト膜６を除去してから、熱処理を行うこ
とに依り、ソース電極コンタクト領域７及びドレイン電
極コンタクト領域８を形成する。、。
第１図（Ｄ）参照
（６）通常の技法を適用することに依り、ソース電極９
及びドレイン電極ｌＯを形成してから、ゲート電極１を
形成して完成する。
及びドレイン電極ｌＯを形成してから、ゲート電極１を
形成して完成する。
第２図は前記のような工程を経て得られたＳｒＳ電界効
果型半導体装置のエネルギ・バンド・ダイヤグラムを表
し、第１図及び第３図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
果型半導体装置のエネルギ・バンド・ダイヤグラムを表
し、第１図及び第３図に於いて用いた記号と同記号は同
部分を表すか或いは同じ意味を持つものとする。
前記製造工程で説明したように、電子供給層２′に於け
るＸ値をＱ＜ｘ＜０．２の範囲で選択し、また、バリヤ
層３に於けるｙ値をｙ＞ｘとすることに依り、バイアス
電圧が零の状態で図示の如き２次元電子ガスＮ５′が生
成され、これは、フェルミ・レベルＥ、の下に存在する
ので、このＳｒＳ電界効果型半導体装置はノーマリ・オ
ン型として動作し、また、ｘ＜０．２ではＡ／！ＧａＡ
ｓ中にＤＸセンタは発生しないから闇値電圧Ｖｔｈの変
動も生じない。
るＸ値をＱ＜ｘ＜０．２の範囲で選択し、また、バリヤ
層３に於けるｙ値をｙ＞ｘとすることに依り、バイアス
電圧が零の状態で図示の如き２次元電子ガスＮ５′が生
成され、これは、フェルミ・レベルＥ、の下に存在する
ので、このＳｒＳ電界効果型半導体装置はノーマリ・オ
ン型として動作し、また、ｘ＜０．２ではＡ／！ＧａＡ
ｓ中にＤＸセンタは発生しないから闇値電圧Ｖｔｈの変
動も生じない。
本発明のＳｒＳ電界効果型半導体装置では、バリヤ層と
してｉ型ＡＩ！ｙ Ｇａ、−ｙＡｓを、また、電子供給
層としてｎ型ＡＩＸＧａＩ□Ａｓをそれぞれ用い、そし
て、 ０＜ｘ＜０．２ ｙ＞ｘ なるＸ値とｙ値とを選択するようにしている。
してｉ型ＡＩ！ｙ Ｇａ、−ｙＡｓを、また、電子供給
層としてｎ型ＡＩＸＧａＩ□Ａｓをそれぞれ用い、そし
て、 ０＜ｘ＜０．２ ｙ＞ｘ なるＸ値とｙ値とを選択するようにしている。
このような構成を採ることに依り、バリヤ層と能動層と
のへテロ界面に於ける能動層側に２次元電子ガス層を生
成させることができ、しかも、その２次元電子ガス層は
フェルミ・レベルの下に存在し、闇値電圧Ｖｔｈは制御
可能であるからノーマリ・オン型であり、また、Ｘ値が
０．２より小さい為、ＤＸセンタは発生せず、従って、
冷却して動作させた場合、或いは、光が入射した場合で
あっても、閾値電圧■いに変動を生ずることはない。
のへテロ界面に於ける能動層側に２次元電子ガス層を生
成させることができ、しかも、その２次元電子ガス層は
フェルミ・レベルの下に存在し、闇値電圧Ｖｔｈは制御
可能であるからノーマリ・オン型であり、また、Ｘ値が
０．２より小さい為、ＤＸセンタは発生せず、従って、
冷却して動作させた場合、或いは、光が入射した場合で
あっても、閾値電圧■いに変動を生ずることはない。
第１図（Ａ）乃至（Ｄ）は本発明一実施例を製造する場
合を説明する為の工程要所に於けるＳｒＳ電界効果型半
導体装置の要部切断側面図、第２図は第１図に関して説
明した実施例に於けるエネルギ・バンド・ダイヤグラム
、第３図は従来例のエネルギ・バンド・ダイヤグラムを
それぞれ表している。 図に於いて、ｌはエミッタ電極、２′はｎ＋型ＡＩＸＣ
ａｔ−ｘ Ａｓ電子供給層°、３はｉ型／ｌ。 Ｇａ、−ｙＡｓバリヤ層、４はｉ型ＧａＡｓ能動層、５
は半絶縁性ＧａＡｓ基板、６はフォト・レジスト膜、７
はソース電極コンタクト領域、８はドレイン電極コンタ
クト領域、９はソース電極、１０はドレイン電極をそれ
ぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − （Ａ） （Ｂ） 第１図 （Ｃ） 実施例を製造する場合を説明する図 ２１４１図 本完明−実施例のエネルギ・バンド・り“イヤグラム第
２図
合を説明する為の工程要所に於けるＳｒＳ電界効果型半
導体装置の要部切断側面図、第２図は第１図に関して説
明した実施例に於けるエネルギ・バンド・ダイヤグラム
、第３図は従来例のエネルギ・バンド・ダイヤグラムを
それぞれ表している。 図に於いて、ｌはエミッタ電極、２′はｎ＋型ＡＩＸＣ
ａｔ−ｘ Ａｓ電子供給層°、３はｉ型／ｌ。 Ｇａ、−ｙＡｓバリヤ層、４はｉ型ＧａＡｓ能動層、５
は半絶縁性ＧａＡｓ基板、６はフォト・レジスト膜、７
はソース電極コンタクト領域、８はドレイン電極コンタ
クト領域、９はソース電極、１０はドレイン電極をそれ
ぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − （Ａ） （Ｂ） 第１図 （Ｃ） 実施例を製造する場合を説明する図 ２１４１図 本完明−実施例のエネルギ・バンド・り“イヤグラム第
２図
Claims (1)
- 【特許請求の範囲】 積層されたｉ型ＧａＡｓ能動層及びｉ型Ａｌ＿ｙＧａ＿
１＿−＿ｙＡｓバリヤ層及びｎ型Ａｌ＿ｘＧａ＿１＿−
＿ｘＡｓ電子供給層を備え、 ０＜ｘ＜０．２ ｙ＞ｘ なる条件を満足するｘ及びｙを選択してなることを特徴
とするＳＩＳ電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17945085A JPS6240775A (ja) | 1985-08-16 | 1985-08-16 | Ｓｉｓ電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17945085A JPS6240775A (ja) | 1985-08-16 | 1985-08-16 | Ｓｉｓ電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6240775A true JPS6240775A (ja) | 1987-02-21 |
Family
ID=16066066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17945085A Pending JPS6240775A (ja) | 1985-08-16 | 1985-08-16 | Ｓｉｓ電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6240775A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412581A (en) * | 1987-07-02 | 1989-01-17 | Ibm | Semiconductor device structure |
-
1985
- 1985-08-16 JP JP17945085A patent/JPS6240775A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412581A (en) * | 1987-07-02 | 1989-01-17 | Ibm | Semiconductor device structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206274A1 (en) | High transconductance complementary IC structure | |
| KR930011474B1 (ko) | 반도체장치와 그것의 제조방법 | |
| JPH0259624B2 (ja) | ||
| JPS62262466A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPH0324782B2 (ja) | ||
| EP0228624A2 (en) | Field effect transistor | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| JP2550013B2 (ja) | 電界効果トランジスタ | |
| JPS6240775A (ja) | Ｓｉｓ電界効果型半導体装置 | |
| JPS60144980A (ja) | 半導体装置 | |
| JPS62204578A (ja) | 電界効果トランジスタの製造方法 | |
| JP2867557B2 (ja) | 半導体装置及びその製造方法 | |
| JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
| JPH0824132B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH02119146A (ja) | 半導体装置 | |
| JPS63281473A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0429225B2 (ja) | ||
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH0252441A (ja) | 化合物半導体装置の製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS61265870A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61276270A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPH056960A (ja) | 半導体装置およびその製造方法 |