JPS6239465B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１人の客に対する売上データの登録
処理途中でその登録処理を一時中断し、他の客に
対する売上データの登録処理を行う電子式金銭登
録機に関する。

〔従来の技術〕

従来の電子式金銭登録機は、客が買い上げた商
品の全ての売上データを入力した後に、現金キー
等の取引別キーを操作して当該客に対する売上デ
ータの登録処理を終了するように構成されてい
た。

〔発明が解決しようとする問題点〕

従来の電子式金銭登録機では、ある客に対する
登録処理を行つている場合、その客に対する売上
データの登録処理を終了するまでは他の客に対す
る売上データの登録処理を行うことはできない。
しかしながら、登録処理を行つている途中で例え
ばその客が購入物品を変更するなどして売上デー
タの登録処理を中断しなければならない場合が時
時発生する。このような場合、従来の金銭登録機
では先客の処理が中断している間、次の客に対す
る登録処理を先に行うことができず、このため先
客の処理中断理由が解消するまで待機状態とな
り、無駄な時間を費すことになる。

本発明は上記の点に鑑みてなされたもので、１
人の客に対する登録処理を行つている途中でその
登録処理を一時中断する場合に、その中断時間を
利用して他の客に対する登録処理を行い得る電子
式金銭登録機を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、売上データを部門別等の分類別に累
計記憶する分類別記憶手段と、小計データを記憶
する小計記憶手段と、登録途中において、小計デ
ータを退避するためのキー等の指示手段と、登録
途中の小計データを記憶する小計控記憶手段と、
この小計控記憶手段内の小計データの読み出しを
指示するキー等の手段と、この手段の指示操作に
応答して登録操作が終了している状態であること
を検出する検出手段と、この検出時に、前記小計
控記憶手段より小計データを読み出す手段とを備
えてなる。

〔作用〕

登録途中において、小計データを退避するため
の指示手段の操作に応答して、小計控記憶手段へ
小計データを記憶し、この後は次の客等に関する
他の売上データの登録操作によつて売上データを
分類別に累計記憶し、この登録操作が終了した後
に前記小計控記憶手段内の小計データに継続して
登録を行う。

〔実施例〕

以下図面を参照して本発明の一実施例を説明す
る。まず第１図により電子式金銭登録機の前面操
作部１０の構成について説明する。第１図におい
て１１は商品の金額等を置数する金額キー、１２
は各商品に対する部門を指定する部門別キー、１
３ａは訂正キー、１３ｂは減算キー、１３ｃは現
在登録中のデータを一時退避あるいは退避データ
を呼出すキー１３ｄは不加算あるいは両替を指定
するキー、１３ｅは青任者番号を登録するキー、
１４は入金、出金、信用売り、貸売りを指示する
取引別キー、１５は加算あるいはトータルを求め
る場合の小計キー、１６は合計あるいは釣銭を求
め、レシートを発行するためのキーである。ま
た、１７はモードスイツチで、「OFF」、「登
録」、「戻し」、「点検」、「精算」、「設定」の各機
能
を切換選択する。上記モードスイツチ１７におけ
る「OFF」は金銭登録機を使用していない場
合、「登録」は通常の金銭収受操作を行う場合、
「戻し」は金銭登録機へ登録した金銭の一部を取
消す場合、「点検」は記憶データをクリアせずに
読み出す場合、「精算」は記憶データを読み出し
た後にクリアする場合、「設定」はプリセツト用
のデータを設定する場合に使用される。

次に第２図により本発明のシステム構成につい
て説明する。第２図において２１はCPU（演算
処理装置）で、このCPU２１にはメモリ回路２
２が、データＤを転送するデータバスDB、行ア
ドレスRAを転送する行アドレスバスRB、列アド
レスCAを転送する列アドレスCBを介して接続さ
れている。上記メモリ回路２２はそれぞれ集積回
路によつて構成されており、CPU２１から送ら
れてくる読出し、書込み信号Ｒ／W₂によつて読
出しあるいは書込みの指定が行われる。また、上
記CPU２１にはデータバスDB及び列アドレスバ
スCBを介してＩ／Ｏポート２４が接続される。
このＩ／Ｏポート２４にはCPU２１からオペレ
ーシヨン信号Ｊが与えられる。そして、上記Ｉ／
Ｏポート２４にはキー入力部２５、表示部２６、
印字部２７が接続される。上記キー入力部２５
は、キー操作を行つた場合、Ｉ／Ｏポート２４か
らのタイミング信号KPに従つてキー入力信号KI
をＩ／Ｏポート２４内の入力用バツフア（図示せ
ず）へ入力する。また、表示部２６はＩ／Ｏポー
ト２４からのデイジツト信号DG及びＩ／Ｏポー
ト２４の表示用バツフア（図示せず）内のデータ
をデコードしたセグメント信号SGに従つて表示
動作を行う。印字部２７は例えばラインプリンタ
で、印字ドラムの印字位置信号ＴをＩ／Ｏポート
２４へ送り、この印字位置信号ＴとＩ／Ｏポート
２４の印字用バツフア（図示せず）内のデータと
の一致によつて生じたハンマ駆動信号HDにより
ハンマを駆動し、レシート用紙並びにジヤーナル
用紙に対する印字を行つている。

次に第３図及び第４図により上記CPU２１、
メモリ回路２２の詳細について説明する。第３図
はCPU２１の詳細を示す回路ブロツク図で、図
中３１は各種マイクロ命令がストアされている制
御部である。そして、該制御部３１からは、後述
する演算用メモリであるRAM３２の被演算数を
記憶しているレジスタの行アドレスを指定する信
号SU、演算数を記憶しているレジスタの行アド
レスを指定する信号FU、被演算数を記憶してい
るレジスタの列アドレスあるいは処理開始列アド
レスを指定する信号SL及び演算数を記憶してい
るレジスタの列アドレスあるいは処理終了列アド
レスを指定する信号FL、数値コード信号CO、演
算命令、転送命令等のオペレーシヨンコード
OP、自己の次アドレスを指定する信号NAが各々
バスラインａ〜ｇを介して並列的に出力してい
る。そして、バスラインｇを介して出力する信号
NAは、アドレス変換回路３０を介してバツフア
レジスタ３３に一時的に記憶される。バツフアレ
ジスタ３３の出力は、アドレス部３４に入力す
る。このアドレス部３４は、バツフアレジスタ３
３から入力される信号に従つて制御部３１のアド
レス指定を行なう。また、オペレーシヨンコード
OPはバスラインｆを介してオペレーシヨンデコ
ーダ３５に供給される。このオペレーシヨンデコ
ーダ３５はオペレーシヨンコードOPをデコード
してタイミング制御回路３６へ与える。このタイ
ミング制御回路３６は、オペレーシヨンコーダ３
５からの指令及びタイミング信号発生回路３７か
ら与えられるタイミング信号に従つてゲート制御
信号を出力し、このゲート制御信号がゲート回路
３８，３９へ、アツプ／ダウンカウント指令がカ
ウンタ４０へ、一致検出指令が一致回路４１へ、
加算／減算指令がアダー回路４６へ、判断指令が
アドレス変換回路３０へ、読出し／書込み指令
Ｒ／W₁がRAM３２へ出力される。更に、読出
し／書込み指令Ｒ／W₂がメモリ回路２２へ、オ
ペレーシヨン信号ＪがＩ／Ｏポート２４へ出力さ
れる。

しかして、上記制御部３１から出力される行指
定アドレスSU及びFUは、各々バスラインａ，ｂ
を介してゲート回路３８に印加され、これらゲー
ト回路３８の出力は、バスラインｈを介して
RAM３２の行アドレス入力端子UAに入力する。
また、制御部３１から出力されるRAM３２の列
アドレスあるいは処理開始列アドレスSL、及び
列アドレスあるいは処理終了列アドレスFLはそ
れぞれバスラインｃ，ｄを介してゲート回路３９
に加えられる。そして、上記ゲート回路３９の出
力はバスラインｉを介してRAM３２の列アドレ
ス入力端子LAに入力すると共に、列アドレスCA
として外部に出力される。また、上記ゲート回路
３９の出力は、カウンタ４０へ供給される。この
カウンタ４０は、所定のタイミング信号によりカ
ウント動作を行うもので、通常はタイミング信号
が入力される毎に１ずつカウントアツプするが、
タイミング制御回路３６からダウンカウント指令
が与えられた場合にはタイミング信号が入力され
る毎に１ずつダウンカウントする。そして、上記
カウンタ４０の出力はRAM３２の列アドレス入
力端子LA及び上記外部へ加えられると共に一致
回路４１の一方の入力端に加えられる。この一致
回路４１の他方の入力端には制御部３１からバス
ラインｄに出力される処理終了列アドレスFLが
与えられる。この一致回路４１の一致出力はタイ
ミング制御回路３６へ入力される。

一方上記演算用メモリであるRAM３２は、例
えばＡ，Ｂ，Ｃのレジスタが設けられている。こ
のレジスタＡ，Ｂ，Ｃは前記行指定アドレスFU
あるいはSUより出力される行アドレスによつて
アドレス指定される。また、上記各レジスタの桁
は前記列アドレスFLあるいはSLによつて指定さ
れ、読出し、書込みはタイミング制御回路３６か
ら出力される読出し／書込み指令Ｒ／W₁によつ
て指定される。しかして、上記行及び列アドレス
によりアドレス指定された演算数、被演算数、あ
るいは転送等のために読出されたデータは、出力
端子ODより並列４ビツトのデータとして出力さ
れ、ゲート回路４２を介してラツチ回路４３，４
４へ送られる。そして、上記ラツチ回路４３の出
力は、ゲート回路４５を介してアダー回路４６の
入力端ｂに供給されると共にバツフア４７へ送ら
れる。このバツフア４７は所定のタイミング信号
により入力信号を読込むもので、その出力は行ア
ドレスRAとして外部に出力される。また、上記
ラツチ回路４４の出力はゲート回路４８を介して
データバスDBに出力されると共にアダー回路４
６の入力端ａに加えられる。また、上記アダー回
路４６の出力端ｃから出力されるキヤリー信号は
アダー回路４６の出力端ｄからオア回路４９を介
して取出されるデータと共にアドレス変換回路３
０へ入力される。さらに、アダー回路４６の出力
端ｄから出力されるデータは、データバスDBを
介して外部から入力されるデータと共にゲート回
路５０に加えられ、このゲート回路５０の出力は
RAM３２のデータ入力端IDに加えられる。上記
ゲート回路５０及び前記ゲート回路３８，３９，
４２，４５，４８は、タイミング制御回路３６か
ら出力される信号によつて制御される。

第４図は第２図におけるメモリ回路２２の記憶
内容を示すものであり、メモリ回路２２は例えば
16行16列の構成で、０行目〜７行目に部門別の売
上データが記憶される。例えば０〜７行目の15〜
12列目には売上商品の単価、11〜８列目には売上
個数、７〜０列目には部門別売上合計が記憶され
る。また、８行目以下には例えば一連番号、日
付、マシンNo.、点検回数等の各種データが記憶さ
れると共に、８行目の７〜０列に小計データST
１、９行目の７〜０列に小計控データST２が記
憶される。この小計控データST２は、登録途中
で「控／呼」キー１３ｃを操作した際における小
計データで、メモリ回路２２の９行目、７〜０列
に控として記憶されるものである。また、15行目
の１列目にはオーバーラツプフラツグOV、０列
目にはレシート発行フラグRTが記憶される。オ
ーバラツプフラツグOVは、先客に対する登録処
理を中断して他の客に対する登録処理がオーバラ
ツプする際に“１”となり、オーバラツプが解除
された際に“０”となる。また、レシート発行フ
ラツグRTはレシート発行途中で“１”となり、
レシート発行後に“０”となる。

次に上記のように構成された本発明の動作を説
明する。ある客に対する登録処理中に何等かの理
由によりその登録処理を一時中断する場合には、
「控／呼」キー１３ｃを操作する。この「控／
呼」キー１３ｃが操作されると、CPU２１は次
のような処理動作を行う。今例えば、第５図ａに
示すように１部門の100円の商品及び２部門の200
円の商品に対する登録処理を行い、レシート６１
ａにその売上内容の印字を行つた所で「控／呼」
キー１３ｃを操作したとすると、CPU２１はま
ず第６図のステツプＡに示すようにメモリ回路２
２内のレシート発行フラツグRTが“１”となつ
ているかあるいは“０”であるかを判断する。こ
のレシート発行フラツグRTは、レシート発行途
中で“１”、レシート発行後に“０”となるもの
であり、従つて第５図ａに示すようにレシート発
行途中では“１”となつている。このため上記ス
テツプＡではRTが“１”であると判断し、ステ
ツプＢに進んでメモリ回路２２内のオーバラツプ
フラツグOVに“１”を書込み、その後レシート
発行フラツグRTを“０”にする。次にステツプ
Ｄに進み、第４図に示すメモリ回路２２の小計デ
ータST１を読出してCPU２１のRAM３２内のＡ
レジスタにセツトする。このＡレジスタに保持さ
れた小計データST１は、ステツプＥに示すよう
に第４図のメモリ回路２２に送られ小計控データ
ST２として記憶される。また、上記Ａレジスタ
に保持された小計データは、ステツプＦに示すよ
うにＩ／Ｏポート２４内の印字用バツフアPBに
転送される。そして、この印字用バツフアPBに
保持されたデータに従つてステツプＧに示すよう
に印字が行われ、ステツプＨに示すようにレシー
トが発行される。このようにして登録途中で
「控／呼」キー１３ｃを操作した場合には、それ
までの売上商品の小計データに関するレシートが
第５図６１ａに示すように発行される。

しかして、この状態において、他の客に対する
登録処理を行い、第５図ｂに示すようにレシート
６２を発行する。このレシート６２の発行を終了
した時点で先客に対する登録中断原因が解消して
いれば、再び「控／呼」キー１３ｃを操作して先
客に対する登録処理を再開する。すなわち、登録
処理を中断し、レシート発行後、「控／呼」キー
１３ｃを操作すると、先ず第６図のステツプＡに
示すようにレシート発行フラツグRTが“１”で
あるか“０”であるかの判断が行われる。この場
合、レシート発行が行われた後であるからレシー
ト発行フラツグRTは“０”であり、ステツプＡ
からステツプ１に進む。このステツプ１ではオー
バラツプフラツグOVが“１”か“０”かを判断
する。オーバラツプフラツグOVが“０”であれ
ば登録処理がオーバラツプしていない場合であ
り、「控／呼」キー１３ｃの操作が意味を持たな
いでそのまま処理を終了する。オーバラツプフラ
ツグOVが“１”の場合はステツプ１からステツ
プＪに進み、第４図のメモリ回路２２から小計控
データST２を読出し、CPU２１におけるRAM３
２内のＡレジスタにセツトする。次いでステツプ
Ｋに示すように上記Ａレジスタに保持した小計デ
ータをＩ／Ｏポート２４内のプリントバツフア
PBに転送し、ステツプＬに示すように上記プリ
ントバツフアPBに保持した小計データに従つて
印字する。すなわち、第５図ｃに示すようにレシ
ート用紙の最初に登録処理中断前における小計を
印字する。次にステツプＭに進みメモリ回路２２
のオーバラツプフラツグOVを“０”とすると共
にステツプＮに示すようにメモリ回路２２のレシ
ート発行フラツグRTを“１”にセツトする。以
上でレシート発行の再開準備を終了し、以下商品
売上のキー操作を行うことによつて第５図ｃに示
すようにレシート６１ｂが発行される。第５図ｃ
はａの登録処理中断後、３部門の300円の商品及
び８部門の300円の商品を売上処理すると共に
1000円の預り金に対して100円の釣銭を出した場
合の登録処理を示したものである。

〔発明の効果〕

以上述べたように本発明によれば、１人の客に
対する登録処理を行つている途中で何か問題を生
じてその登録処理を一時中断する場合に、その中
断時間を利用して他の客に対する登録処理を行い
得るものであり、登録処理の無駄な時間を無くし
て極めて能率的な登録処理を行うことができる。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、第１図
は前面操作部のキー類配置状態を示す図、第２図
は全体のシステム構成図、第３図は第２図におけ
る演算処理装置CPUの詳細を示す回路図、第４
図は第２図におけるメモリ回路の記憶内容を示す
図、第５図は本発明の動作を説明するためのキー
操作及びレシート発行状態を示す図、第６図は本
発明の動作内容を示すフローチヤートである。 １０…操作部、１１…金額キー、２１…
CPU、２２…メモリ回路、２４…Ｉ／Ｏポー
ト。

Claims (1)

【特許請求の範囲】
1. １ 売上データを分類別に累計記憶する分類別記
   憶手段と、売上データの小計データを記憶する小
   計記憶手段と、登録途中において、前記小計記憶
   手段内の小計データを退避するための指示手段
   と、この指示手段の操作に応答して登録途中の小
   計データを記憶する小計控記憶手段と、この小計
   控記憶手段内の小計データの読み出しを指示する
   手段と、この手段の指示操作に応答して登録操作
   が終了している状態であることを検出する検出手
   段と、この検出手段の検出時に、前記小計控記憶
   手段より前記小計記憶手段へ小計データを読み出
   す手段とを具備し、前記小計控記憶手段へ小計デ
   ータが記憶された後には次の登録操作によつて前
   記分類別記憶手段へ他の売上データを累計記憶
   し、この登録操作が終了した後に、前記小計控記
   憶手段内の小計データに継続して登録を行うこと
   を特徴とする電子式金銭登録機。