JPS6238078A - パルス幅変換機能を具備する記録ヘツド及び記録方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野 本発明は、ファクシミリ、プリンタ等に用いられている
感熱記録用サーマルヘッド等の記録ヘッドにおいて、中
間調記録機能を付加した記録ヘッドおよびそれを用いた
記録方法に関するものである。以下、記録ヘッドとして
発熱体を記録要素とするサーマルヘッドを例に説明する
。

（２）従来の技術 第１図は従来のサーマルヘッドの構成例であり。

例えば特開昭５６−６２４６７号で開示されている。１
は発熱体であり、　　８ｄｏｔ／ｍｍ、　　１６６４ｄ
ｏｔの例で２０８１の記録幅を有する。この１６６４ｄ
ｏｔの発熱体１は、３２ｄｏｔ単位に５２個の駆動ＩＣ
２と結線されている。ここで、駆動ＩＣ２の内部回路は
、第２図のような構成となっており。

３ｚｄｏｔ分のシフトレジスタ３．ラッチ４．ゲート／
バッファ５が集積されている。このサーマルヘッドは、
基本的には白黒２値用であり＋　　１　ｂｉｔ／ｄａｔ
で画信号は表現され、■ラインのデータ１６６４ｂｉｔ
をシフトレジスタ３に転送した後、ラッチ４にセットす
る。その後１次ラインを転送するのと並行して、ラッチ
４内のデータをブロック（第１図の場合２２４ｄａｔ　
）単位に、ゲート／バッファ５に印加して１発熱体１を
付勢する。

第３図は、第１図で示した従来のサーマルヘッドを用い
た中間調記録回路の例である（特開昭５６−１０９０６
８号）。６はサンプルホールド回路、７はコンパレータ
、８はランプ回路である。

この回路では、アナログの入力画信号ＰＩＸをパルス幅
変換し、アンド回路９と画信号速度のに倍のクロックＨ
ＣＬＫでサンプリングし、セレクタ１０を介してＲＡＭ
、１１Ａ、ＩＩＢの一方に人力する。ＲＡＭＩＩＡ、１
ｉＢにおいては、第４図（Ｋ＝３２．３３階調の例）に
示すような行／列変換し、データをＫ（＝３２）回シフ
トレジスタ１８およびラッチ１９に転送する。この結果
。

１”を連続してラッチする回数により、一括印加する３
２画素の個々のパルス幅を２階調情報に応じて制御でき
、中間調の記録が可能である。

しかし、この方法では、シフトレジスタ１８への画信号
転送速度をに倍以上とする必要がある。

例えば、に＝６３　（６４階調）　、　　４．４８ｄａ
ｔ一括印加、印加パルス幅のステップ幅４０μｓとする
と。

４０μｓ内に４４８ｂｉｔの転送をするために、シフト
レジスタ１８のクロックは少なくとも１１．２ＭＨｚと
なる。しかし、第１図に示したサーマルヘッドの駆動Ｉ
Ｏ２内のシフトレジスタ３のクロックは、１〜４ＭＨｚ
が上限であり１画信号の入力端子を分割し、数ｂｉｔ並
列に転送処理しなければならない。従って、第１図のよ
うな従来のサーマルヘッドを用いて、第３図のような駆
動を行う場合。

画信号転送速度が非常に高速なものとなり９画信号処理
が困難であると共に１回路が複雑となる欠点がある。

（３）発明の目的 本発明は、パルス幅制御機能を駆動ＩＣに内蔵すること
により１画信号の高速転送を不要にできると共に、サー
マルヘッドの制御回路を簡易化できる。中間調記録に適
したサーマルヘッドを提供することを目的としている。

（４）発明の構成 （ｔ−１）発明の特徴と従来の技術との差異本発明は７
駆動ＩＣ内にパルス幅制御機能を内蔵したことを最も主
要な特徴とする。このため。

階調データを含むディジタルの画信号をサーマルヘッド
に転送するだけで、サーマルヘッドの発熱体個々への印
加パルス幅を簡易に制御できる。従来の技術とは以下の
点で異なる。

■パルス幅制御回路を駆動ＩＣ内に内蔵している。

■駆動ＩＣへ人力する画信号は、数ｂｉｔ／ｐｅｔで階
調が表現されたディジタル信号である。

■パルス幅発生用の基準クロックは、外部より入力する
。

（４−２）実施例 〔実施例１〕 第５図は７本発明の第１の駆動ＩＣの実施例であって、
２０１〜２０４は各３２ｂｉｔのシフトレジスタ、２１
はカウンタ、２２はノア（ＮＯＲ）回路、２３．２４は
インバータ、２５はインバーテイングバッファであり１
画信号が４　ｂｉｔ／ｐｅｌ（Ｄｉ〜Ｄ４）の例である
。Ｄ１〜Ｄ４は９画信号入力端子であり、１６レベルの
階調が符号化されている。Ｄ１〜Ｄ４より入力した画信
号は２丁ＨＩＦＴに入力するクロックに同期して、シフ
トレジスタ２０□〜２０４内を順次転送され、最終段の
出力は２次段の駆動ＩＣへの出力となる。画信号がシフ
トレジスタ２０１〜２０４にセットされた後、ＳＴＢ信
号が０″となると、シフトレジスタ２０１〜２０４のデ
ータは、カウンタ２１のプリセットＰＩ−Ｐａをセント
する。その後。

ＥＮＢ信号が“１”となると、カウンタ２１はプリセッ
トしたデータを初期値として、基準クロックＴＣＬＫに
よるカウント動作を開始し、カウント値が１１１１”と
なるとキャリー（ＣＡ）が′１”となってカウント動作
が停止する。この結果、キャリー（ＣＡ）が“０”とな
っている期間。

バッファ２５を介して、出力０＋　〜０３□が“０″と
なり、この０．〜０３Ｚと結線された発熱体を駆動する
。ここでＤ１〜Ｄ４は、“００００”〜“１１１１”の
値を有し、ＴＣＬＫの周期をＴとすると、出力ＯＩ〜０
，２のパルス幅（Ｌ期間）は０〜１５・Ｔである。なお
、ＴＣＬＫの周期Ｔは一定である必要はなく、感熱紙又
は転写フィルム等の記録媒体の特性に応じて、各タイミ
ングのＴを変化させることにより９画信号レベルに対す
る記録濃度の特性を補正できる。

第６図は、第１の実施例のサーマルヘッドの具体例であ
り、２６は第５図に示した駆動ＩＣである。Ｄ１〜Ｄ４
は、各ＩＣ間で直列に接続されており、１ライン分のシ
フトレジスタが形成されている。また、各ＩＣのＥＮＢ
端子は、ｒｃ１４個（４４８ｄｏｔ　）単位Ｇ、こ共通
結線される。ただし。

ＥＮＢ４はＩＣｌ０個（３２０ｄｏｔ　）である。従っ
て、第６図の場合、■ラインの中間調記録を４回に分割
して記録できる。

〔実施例２〕 第７図は２本発明の駆動ｒｃの第２の実施例であって、
２７はストローブ信号ＳＴＢを転送するシフトレジスタ
である。Ｄ、　〜Ｄ、の端子は、各ＩＣ間で共通結線さ
れており、データはストローブ信号により順次カウンタ
２１にプリセットされる。ここで、ＳＴＢは単一パルス
であり、最終段の出力ＳＴＢ　Ｏは次段と接続される。

全カウンタ２１にデータがプリセットされると、第５図
と同様に、ＥＮＢの入力により、カウンタ２１がカウン
トを開始し、データに応じたパルス幅の出力信号Ｏ０〜
０３１が得られる。第８図は、第７図に示した駆動ＩＣ
（第８図図示駆動ＩＣ２８）を用いたサーマルヘッドの
構成例である。

〔実施例３〕 第９図は１本発明の駆動ＩＣの第３の実施例であって、
２９はコンパレータ、３０はカウンタ。

３１はナンド（ＮＡＮＤ）バッファである。シフトレジ
スタ２０．〜２０．にデータが転送されると、シフトク
ロツタ５ＨＩＦＴが停止し、データがシフトレジスタ内
に保持される。その後、　　ＥＮＢの入力が“１”とな
ると、カウンタ３０がリセット解除され、”ｏｏｏｏ″
より“１１１１″までカウントし、“１１１１”で停止
する。この時。

コンパレータ２・９は、カウンタ３０の出力Ｂとシフト
レジスタ２０．〜２０４の各段の出力Ａとを比較し、Ａ
＞Ｂの期間“１”を出力する。この結果、出力０．〜０
３□の個々のパルス幅（“０”期間）はシフトレジスタ
２０．〜２０４のデータに応じて制御できる。なお、こ
の駆動ＩＣによるサーマルヘッドの構成は第６図と同様
である。

〔実施例４〕 第１０図は１本発明の第４の実施例であって２第５図に
示した駆動ＩＣ２６を用いて２階調レベル数すなわちパ
ルス幅のステップ数を増加させる方法を示している。第
５図及び第６図の例では２階調レベルは１６レベル（４
ｂｉｔ／ｐｅｌ　）であり。

レベル数を増加するには、第５図の駆動ＩＣ２６内のシ
フトレジスタ２０を増加すればよい。しかし、シフトレ
ジスタを増加することは、ＩＣのチップ面積が大きくな
る欠点を有する。

そこで、駆動Ｉ　Ｃ，２６を変更することなく１階調レ
ベルを増加させる方法が第１０図に示す方法である。第
１０図において２画信号データＤ　Ｉ’〜Ｄ　４’は、
一括印字ブロックＥＮＢ　１〜４の各ブロックに供給さ
れ、各ブロックには、同時に同一データが入力する。例
えば、ＥＮＢＩのブロックを印字する場合１画信号はＩ
ＣＩより入力するが、同時にＩＣｌ３にも入力する。し
かし、ＥＮＢＩ信号でブロック指定することにより、Ｉ
Ｃ１〜１４に入力したデータのみが有効となる。ここで
、各ブロックを印字する際、複数回画信号を転送する。

第１１図は、第１０図のサーマルヘッドの制御回路であ
り、そのタイミングチャートを第１２図に示す。

第１１図において、伝送系からの画信号Ｄ１〜Ｄ５は５
　ｂｉｔ／ｐｅｌ　、すなわち３２レベルで、一旦。

メモリ３２に入力される。メモリ３２に入力した画信号
は、１ブロック当り２回読出しを行い、１回目の読出し
時は、Ｄ５＝１のときＡＮＤ回路３５及びＯＲ回路３６
の出力が“′１”となり、Ｄ１′〜Ｄ４’＝１となる。

また、Ｄ５＝０のときＤ　Ｉ’〜Ｄ４’＝Ｄ１〜Ｄ４と
なる。一方、２回目の読出し時には、フリップフロップ
３３の百出力は“０”となり、Ｄ５＝０のときＯＲ回路
３７の出力は“０”となって、ＡＮＤ回路３８の出力Ｄ
　１’〜Ｄ　４’はすべて“０”となる。また、Ｄ５＝
１のときにはＤ　１’〜Ｄ４’＝Ｄ１〜Ｄ４となる。こ
のように。

３２レベルを２回に分割して転送し、Ｄ１〜Ｄ５≦１５
のデータについては１１回目の転送でパルス幅変換し、
ＤＩ〜Ｄ５＞１６のデータについては、１回目の転送に
よるレベル１５に対応するパルス幅に加えて、２回目の
転送によるパルス幅を付加する。これにより、第１３図
に示すような出力が得られる。なお、第１３図において
、Ｄ１′〜Ｄ　５’＝０１１１１（レベル１５）とＤ　
１’〜Ｄ５’＝１００００　（レベル１６）とは、同一
のパルス幅ヲ有しており、パルス幅のステップ数はＯを
含めて３１ステツプ（本来３２ステップ）となるが、Ｄ
Ｉ〜Ｄ５をＤ　１’〜Ｄ　５’に変換する際、マスキン
グ処理、Ｔ補正処理と同時に３２レヘルの入力を３ルベ
ルの出力となるように補正すれば１画品質上大きな問題
とはならない。

〔実施例５〕 上記実施例４の場合、レベル１５とレベル１６のパルス
幅が同じになってしまう欠点がある。そこで、第５図の
Ｄ４端子を拡張端子と見たてて１回の転送当り８レベル
を再現し、これを例えば４回繰返して、３２レベルを忠
実に再現することが可能である。

第１４図は２本発明の第５の実施例であって、３９はＲ
ＡＭ及びサーマルヘッド（第１０図）の制御回路、４０
は転送回数のカウンタ、４１はコンパレータである。そ
のタイミングチャートを第１５図に示す。

この例は第５図に示した駆動ｒｃ２６を搭載した。第１
０図に示した構成のサーマルヘッドを用いて、１ブロツ
ク（４４８ｄａｔ　）の印字当り４回データを転送し、
１回の転送について８ステツプのパルス幅変換を行い、
３２階調を再現する方法を採用するものである。駆動Ｉ
Ｃ２６（第５図）内のシフトレジスタ２０４は、拡張用
であり２次の転送期間にまでパルス幅が伸びる場合“１
”をセットする。”１”がセントされたビットは、下で
り、　Ｋ　８パルス内でカウンタ２１のキャリーＣＡ出
力が立つことは、ない。第１４図において、メモリ３２
からの出力のうち、Ｄ４．Ｄ５　　（Ａ）は、カウンタ
４０の出力（Ｂ）と比較され、Ａ＞Ｂの時Ｄ４′＝１と
なる。この結果、第１６図に示すように。

Ｄ１〜Ｄ５のデータに従って、レベル０〜３１の３２ス
テツプのパルス幅が得られる。特に、転送の継目におい
て１例えばレベル１５とレベル１６が第１３図のように
同一のパルス幅となることはない。これはＤ　４’を拡
張ビットとしているため、　（０１１１）と（１０００
）とを区別できるためである。なお、各回の画信号転送
は、ＳＴＢ信号が“０”となる前に完了させておけばよ
い。

ところで、一般に感熱記録におけるパルス幅対濃度特性
は、第１７図に示すような特性となっており、パルス幅
のステップを等間隔とするのは９階調再現性の点で好ま
しくない。そこで、第１７図のＴＣＬＫの如＜、ＴＣＬ
Ｋの立下りのタイミングを記録濃度の特性に応じて決定
すれば、直線性の良い記録濃度特性が得られる。

第１８図は、このＴＣＬＫの発生回路の例であり。

ＲＯＭ４２にＴＣＬＫのパルス幅データが格納されてお
り、カウンタ４３により基準クロックＰＣＬＫをカウン
トし、所望のＴＣＬＫを得る。ここで、カウンタ４４は
、アドレス発生用のカウンタである。

なお２本発明は中間調記録を目的としたものであるが、
白黒２値の記録に適用した場合、前数ラインの熱履歴補
正が容易であり、高速記録にも適している。

（５）発明の詳細 な説明したように２本発明によれば、以下の利点がある
。

駆動ＩＣ内にパルス幅変換機能を具備しているので、簡
単な外部回路で多階調を再現できる。

駆動ＩＣを発熱体と１対１に結線しているので。

最大全Ｆノド一括印加駆動ができ、高速記録に適してい
る。

画信号の転送は１回又は数回で良く、比較的低速である
。

基準クロック（ＴＣＬＫ）の周期を補正するだけで、簡
単に階調補正を行うことができる。

本発明のサーマルヘッドを白黒２値の記録に適用した場
合、前数ラインの熱履歴の補正を簡単に行うことができ
る。

【図面の簡単な説明】

第１図は従来のサーマルヘッドの構成図、第２図は従来
の駆動ＩＣの内部回路図、第３図及び第４図は従来の中
間調記録回路の説明図、第５図及び第６図は本発明の第
１の実施例の構成図、第７図及び第８図は本発明の第２
の実施例の構成図。 第９図は本発明の第３の実施例の構成図、第１０図ない
し第１３図は本発明の第４の実施例の説明図。 第１４図ないし第１６図は本発明の第５の実施例の説明
図、第１７図及び第１８図は本発明における階調補正例
の説明図である。 １・・・発熱体、２・・・駆動ＩＣ，３・・・シフトレ
ジスタ、４・・・ランチ、５・・・ゲート／ハソファ、
２０１〜２０４・・・シフトレジスタ、２１・・・カウ
ンタ、２２・・・ノア回路、２３・２４・・・インバー
タ、２５・・・ハソファ、２６・・・駆動ＩＣ，２７・
・・シフトレジスタ、２８・・・ＩｎＩＣ，２９・・・
コンパレータ、３０・・・カウンタ、３１・・・ナンド
バッファ、３２・・・メモリ、３３・・・フリップフロ
ップ、３４・・・制御回路。 ３５・３８・・・アンド回路、３６・３７・・・オア回
路。 ３９・・・制御卸回路、４０・・・カウンタ、４１・・
・コンパレータ、４２・・・ＲＯＭ、４３・４４・・・
カウンタ。 特許出廓人　　　日本電信電話株式会社代理人弁理士　
　　　森　１）　寛 第　１　図 第　２　図 第　７［２１ 一一一一一一一−ｒ　ｔｖ　＠読工乙−−−−−−−−
伽十−−２回Ｉ読出Ｌ−一一一−ＩＤＩ’−Ｄ斗′　＝
アーーーーーー１（＝＝］＝コ　　−−−＝ｘ＝＝＝ｘ
＝＝：【＝＝）Ｌ−ｍ−−−−・−−ｉ　　　　　　　
　−・−一］！−−−−−−・・　−一「第　１２　　
図 ｐ与、。１２．〜茜、２　　　　　　　　　：　　　　
　　　　　　い、１，２第　９　図 第１４　［２］ 第　１５　区 第１７図 第　１８　　区

Claims (5)

【特許請求の範囲】
1. （１）Ｍ×Ｎ個の記録要素とＮ個の駆動ＩＣとを具備す
   る記録ヘッドにおいて、 前記各駆動ＩＣは、それぞれ１画素当りＫｂｉｔで表現
   された階調データに応じて、記録要素Ｍ個の個々への記
   録パルス幅を変化させる手段を有していることを特徴と
   するパルス幅変換機能を具備する記録ヘッド。
2. （２）前記各駆動ＩＣは、複数のシフトレジスタと複数
   のパルス幅変換用カウンタ又は複数のコンパレータとを
   内蔵していることを特徴とする特許請求の範囲第（１）
   項記載のパルス幅変換機能を具備する記録ヘッド。
3. （３）前記各駆動ＩＣは、１本のシフトレジスタと複数
   のパルス幅変換用カウンタから構成され、画信号を前記
   パルス幅変換用カウンタに、画素順にプリセットするこ
   とを特徴とする特許請求の範囲第（１）項記載のパルス
   幅変換機能を具備する記録ヘッド。
4. （４）Ｍ×Ｎ個の記録要素とＮ個の駆動ＩＣを具備する
   記録ヘッドとして、前記各駆動ＩＣは、それぞれ１画素
   当りＫｂｉｔで表現された階調データに応じて、記録要
   素Ｍ個の個々への記録パルス幅を変化させる手段を有し
   ている記録ヘッドを用い、１回の記録に対して複数回画
   信号の転送を行って、パルス幅のステップ数を多数化す
   ることを特徴とする記録方法。
5. （５）前記各駆動ＩＣに入力するＫｂｉｔ／ｐｅｌの画
   信号のうち、最上位の１ｂｉｔを拡張ビットとし、各回
   におけるパルス幅変換を１画素当り（Ｋ−１）ｂｉｔで
   行うことを特徴とする特許請求の範囲第（４）項記載の
   記録方法。