JPH0224301Y2 - - Google Patents
Info
- Publication number
- JPH0224301Y2 JPH0224301Y2 JP1981152683U JP15268381U JPH0224301Y2 JP H0224301 Y2 JPH0224301 Y2 JP H0224301Y2 JP 1981152683 U JP1981152683 U JP 1981152683U JP 15268381 U JP15268381 U JP 15268381U JP H0224301 Y2 JPH0224301 Y2 JP H0224301Y2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- parallel
- signal
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Fax Reproducing Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【考案の詳細な説明】
本考案はフアクシミリ信号記録装置、特に副走
査方向の変化点を中間調で記録する装置に関す
る。
査方向の変化点を中間調で記録する装置に関す
る。
従来、フアクシミリ信号の記録速度を高速化す
る為、第１図に示す如く、主走査方向の１ライン
分の画素を同時に記録する装置が開発されてい
る。
る為、第１図に示す如く、主走査方向の１ライン
分の画素を同時に記録する装置が開発されてい
る。
斯る装置は、主走査方向１ライン分の画素数に
対応した数の記録素子r1〜roと、該記録素子と同
数のフリツプフロツプS1〜Soを具えたシフトレジ
スタと、各フリツプフロツプS1〜Soの出力に応じ
て対応する記録素子r1〜roに選択的に駆動電流を
供給するスイツチングトランジスタTr1〜Troと、
上記各記録素子r1〜roと駆動電源Ｅとの間に接続
された制御トランジスタTrpから構成され、クロ
ツク信号CPによりシフトレジスタ内に主走査方
向１ライン分の画信号DAを記憶させた後、制御
トランジスタTrpに制御信号Ｔを印加することに
より、１度に主走査１ライン分ずつ記録して行く
ようにしている。
対応した数の記録素子r1〜roと、該記録素子と同
数のフリツプフロツプS1〜Soを具えたシフトレジ
スタと、各フリツプフロツプS1〜Soの出力に応じ
て対応する記録素子r1〜roに選択的に駆動電流を
供給するスイツチングトランジスタTr1〜Troと、
上記各記録素子r1〜roと駆動電源Ｅとの間に接続
された制御トランジスタTrpから構成され、クロ
ツク信号CPによりシフトレジスタ内に主走査方
向１ライン分の画信号DAを記憶させた後、制御
トランジスタTrpに制御信号Ｔを印加することに
より、１度に主走査１ライン分ずつ記録して行く
ようにしている。
ところが上記装置に於いて、受信した画信号中
に、ジツタが発生した場合、該ジツタはそのまま
記録され、再生画像の画質が著しく損なわれると
云う問題があつた。
に、ジツタが発生した場合、該ジツタはそのまま
記録され、再生画像の画質が著しく損なわれると
云う問題があつた。
本考案は、一般に送信画像には副走査方向に相
関関係があること及び画像の変化点を中間調で再
現した場合、例えば送信画像が文字情報の場合、
鮮明度が15乃至20％も上昇することを利用したも
のであつて、少なくとも２ライン分の画信号を同
時に記憶するメモリ手段を具え、隣接ラインの各
画素中に於ける画信号の有無を検出して、両ライ
ン共に画信号がある場合は黒色で、又、どちらか
一方だけに画信号がある場合は中間調で記録する
ことにより、再生画像の鮮明度を高めることが出
来るフアクシミリ信号再生装置を提供するもので
ある。
関関係があること及び画像の変化点を中間調で再
現した場合、例えば送信画像が文字情報の場合、
鮮明度が15乃至20％も上昇することを利用したも
のであつて、少なくとも２ライン分の画信号を同
時に記憶するメモリ手段を具え、隣接ラインの各
画素中に於ける画信号の有無を検出して、両ライ
ン共に画信号がある場合は黒色で、又、どちらか
一方だけに画信号がある場合は中間調で記録する
ことにより、再生画像の鮮明度を高めることが出
来るフアクシミリ信号再生装置を提供するもので
ある。
以下図面に示す実施例に基づき、本考案を具体
的に説明する。
的に説明する。
本考案にかかるフアクシミリ信号再生装置は、
第２図に示す如く、サンプリング回路１に於い
て、受信した画信号DAをクロツク信号CPでサン
プリングした後、主走査１ライン毎に、ゲート回
路２により画信号を記憶するレジスタ３ａ，３ｂ
を変更する。
第２図に示す如く、サンプリング回路１に於い
て、受信した画信号DAをクロツク信号CPでサン
プリングした後、主走査１ライン毎に、ゲート回
路２により画信号を記憶するレジスタ３ａ，３ｂ
を変更する。
ゲート回路２は４組のANDゲートG1〜G4から
構成され、第１及び第2ANDゲートG1，G2の一
方の入力端にサンプリング回路１の出力信号を入
力し、他方の入力端には切換信号発生回路６から
出力される切換信号を入力する。切換信号発生回
路６は位相信号PSが１回入力される毎に両出力
端に交互に信号が出力されるものであり、従つて
１回の主走査毎に画信号が第１又は第2ANDゲー
トG1，G2の何れか一方から交互に出力される。
前記切換信号は同時に第３及び第4ANDゲート
G3，G4にも夫々入力され、他端に入力したクロ
ツク信号CPをこの両ゲートから１走査ライン毎
に交互に出力させる。
構成され、第１及び第2ANDゲートG1，G2の一
方の入力端にサンプリング回路１の出力信号を入
力し、他方の入力端には切換信号発生回路６から
出力される切換信号を入力する。切換信号発生回
路６は位相信号PSが１回入力される毎に両出力
端に交互に信号が出力されるものであり、従つて
１回の主走査毎に画信号が第１又は第2ANDゲー
トG1，G2の何れか一方から交互に出力される。
前記切換信号は同時に第３及び第4ANDゲート
G3，G4にも夫々入力され、他端に入力したクロ
ツク信号CPをこの両ゲートから１走査ライン毎
に交互に出力させる。
前記第１第2ANDゲートG1，G2からの画信号
を記憶するシフトレジスタは２組あつて、各レジ
スタ３ａ，３ｂは、主走査方向の画素数ｎに一致
する数のフリツプフロツプS1〜SoとS1′〜So′から
構成される。
を記憶するシフトレジスタは２組あつて、各レジ
スタ３ａ，３ｂは、主走査方向の画素数ｎに一致
する数のフリツプフロツプS1〜SoとS1′〜So′から
構成される。
第１シフトレジスタ３ａには第1ANDゲート
G1から出力される画信号及び第3ANDゲートG3
からのクロツク信号を入力し、第２シフトレジス
タ３ａには第２ゲートG2から出力される画信号
及び第４ゲートG4から出力されるクロツク信号
を夫々入力することにより、１ライン毎に画信号
を第１及び第２シフトレジスタ３ａ，３ｂ内へ交
互に切り換えて記憶させている。第１及び第２シ
フトレジスタ３ａ，３ｂ内の同一番地のフリツプ
フロツプからの出力は同時に制御回路４に印加さ
れる。
G1から出力される画信号及び第3ANDゲートG3
からのクロツク信号を入力し、第２シフトレジス
タ３ａには第２ゲートG2から出力される画信号
及び第４ゲートG4から出力されるクロツク信号
を夫々入力することにより、１ライン毎に画信号
を第１及び第２シフトレジスタ３ａ，３ｂ内へ交
互に切り換えて記憶させている。第１及び第２シ
フトレジスタ３ａ，３ｂ内の同一番地のフリツプ
フロツプからの出力は同時に制御回路４に印加さ
れる。
前記制御回路４は全て同一構成であるｎ個のゲ
ート回路GB1〜GBoから構成されており、且つ、
その各ゲート回路は第３図に示す如くANDゲー
トとORゲートの組合せからなつている。従つ
て、第１第２シフトレジスタ３ａ，３ｂ内の同一
番地のフリツプ・フロツプSk，Sk′（ｋ＝１，２，
…，ｎ）の両方に有意信号“１”が記憶されてい
る場合は、その対応するゲート回路内のANDゲ
ートとORゲートから信号Ok，Ok′が夫々出力さ
れ、一方だけに有意信号が記憶されている場合
は、ORゲートからの信号Ok′だけが出力され、
更に両方に有意信号が記憶されていない場合は、
ANDゲートからもORゲートからも信号が出な
い。
ート回路GB1〜GBoから構成されており、且つ、
その各ゲート回路は第３図に示す如くANDゲー
トとORゲートの組合せからなつている。従つ
て、第１第２シフトレジスタ３ａ，３ｂ内の同一
番地のフリツプ・フロツプSk，Sk′（ｋ＝１，２，
…，ｎ）の両方に有意信号“１”が記憶されてい
る場合は、その対応するゲート回路内のANDゲ
ートとORゲートから信号Ok，Ok′が夫々出力さ
れ、一方だけに有意信号が記憶されている場合
は、ORゲートからの信号Ok′だけが出力され、
更に両方に有意信号が記憶されていない場合は、
ANDゲートからもORゲートからも信号が出な
い。
一方、５はスイツチング回路であり、この回路
は前記ゲート回路GB1〜GBoの各出力が夫々ベー
スに印加されるスイツチングトランジスタTr1〜
Tro及びTr1′〜Tro′と、その各トランジスタに
夫々直列に接続された電流調整用の抵抗R1〜Ro
及びR1′〜Ro′を具えており、その夫々二つの抵
抗Rk，Rk′（ｋ＝１，２，…，ｎ）の接続点が各
記録素子r1〜roの一方の端子に接続されている。
また、上記記録素子r1〜roの他方の端子は第１図
の場合と同様に制御トランジスタTrpに共通に接
続されている。
は前記ゲート回路GB1〜GBoの各出力が夫々ベー
スに印加されるスイツチングトランジスタTr1〜
Tro及びTr1′〜Tro′と、その各トランジスタに
夫々直列に接続された電流調整用の抵抗R1〜Ro
及びR1′〜Ro′を具えており、その夫々二つの抵
抗Rk，Rk′（ｋ＝１，２，…，ｎ）の接続点が各
記録素子r1〜roの一方の端子に接続されている。
また、上記記録素子r1〜roの他方の端子は第１図
の場合と同様に制御トランジスタTrpに共通に接
続されている。
したがつて、今、サンプリング回路１に続いて
導入される２ラインの画信号（第３図イ，ロ）の
一方ロに図示の如くジツタが生じているものとす
ると、シフトレジスタ３ａ，３ｂに夫々記憶され
た画信号は同図ニ，ホのようになる。この結果、
同図中のＡ部に対応する各記録素子にはスイツチ
ング回路５内の両方のスイツチングトランジスタ
Trk，Trk′を通つて駆動電流が流れるので、この
部分では同図ヘにクロスハツチングで示すように
濃く記録される。これに対してB1，B2部に対応
する各記録素子には一方のスイツチングトランジ
スタTrk′のみを通つて駆動電流が流れるので、
この部分は同図ヘのハツチングで示すように中間
調で記録されることになる。従つて、再生画像の
ジツタ等による画質低下を改善できる訳である。
導入される２ラインの画信号（第３図イ，ロ）の
一方ロに図示の如くジツタが生じているものとす
ると、シフトレジスタ３ａ，３ｂに夫々記憶され
た画信号は同図ニ，ホのようになる。この結果、
同図中のＡ部に対応する各記録素子にはスイツチ
ング回路５内の両方のスイツチングトランジスタ
Trk，Trk′を通つて駆動電流が流れるので、この
部分では同図ヘにクロスハツチングで示すように
濃く記録される。これに対してB1，B2部に対応
する各記録素子には一方のスイツチングトランジ
スタTrk′のみを通つて駆動電流が流れるので、
この部分は同図ヘのハツチングで示すように中間
調で記録されることになる。従つて、再生画像の
ジツタ等による画質低下を改善できる訳である。
なお、上記実施例では、記録素子を流れる駆動
電流の大きさを変えて中間調を記録するようにし
たが、記録素子の駆動（印加）電圧を変えるよう
にしてもよい。
電流の大きさを変えて中間調を記録するようにし
たが、記録素子の駆動（印加）電圧を変えるよう
にしてもよい。
また、シフトレジスタの数を３以上に増加し、
１ラインのみに有意信号がある場合は第１の階
調、２ラインに有意信号がある場合は第２の階調
という如く、３以上の階調で再生することも、上
記実施例を拡張して同様に実施出来ることは勿論
である。
１ラインのみに有意信号がある場合は第１の階
調、２ラインに有意信号がある場合は第２の階調
という如く、３以上の階調で再生することも、上
記実施例を拡張して同様に実施出来ることは勿論
である。
以上の如く本考案は、１ライン分の画信号を記
憶するシフトレジスタを複数組具え、この各レジ
スタに各ラインの画信号を循環的に記憶させて行
くと共に、その各レジスタのパラレル出力の一
致・不一致を各ビツト毎に検出し、その出力に応
じて記録素子の駆動電力を切換えるようにしてい
るので、比較的簡単な回路構成により、画像の変
化点を中間調で記録でき、従つて、ジツタ等によ
る再生画像の画質低下を改善できる。
憶するシフトレジスタを複数組具え、この各レジ
スタに各ラインの画信号を循環的に記憶させて行
くと共に、その各レジスタのパラレル出力の一
致・不一致を各ビツト毎に検出し、その出力に応
じて記録素子の駆動電力を切換えるようにしてい
るので、比較的簡単な回路構成により、画像の変
化点を中間調で記録でき、従つて、ジツタ等によ
る再生画像の画質低下を改善できる。
第１図は従来の記録装置を示す図、第２図は本
考案の記録装置を示し、第３図はその要部の詳細
を示す図、第４図はその動作説明図である。 ３ａ，３ｂ……シフトレジスタ、４……制御回
路、５……スイツチング回路、r1〜ro……記録素
子。
考案の記録装置を示し、第３図はその要部の詳細
を示す図、第４図はその動作説明図である。 ３ａ，３ｂ……シフトレジスタ、４……制御回
路、５……スイツチング回路、r1〜ro……記録素
子。
Claims (1)
- シリアルに導入される各ラインの画信号をパラ
レル変換し、このパラレル変換された画信号の各
ビツトを対応する各記録素子に夫々印加して同時
に記録するようにした装置に於いて、各ラインの
画信号を循環的に格納して行く複数個のシリア
ル・パラレル変換用のメモリ手段と、この各メモ
リ手段のパラレル出力を比較し、パラレル出力の
ビツト毎の有意信号の一致・不一致を検出する制
御手段と、前記各記録素子の駆動電力を切換える
スイツチング手段を設け、このスイツチング手段
を前記制御手段の出力に応じて動作させることに
より前記パラレル出力が一致した場合に黒色で、
不一致の場合には中間調になるように、印字濃度
を複数段階に切換えて記録するようにしたことを
特徴とするフアクシミリ信号記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15268381U JPS5857158U (ja) | 1981-10-13 | 1981-10-13 | フアクシミリ信号記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15268381U JPS5857158U (ja) | 1981-10-13 | 1981-10-13 | フアクシミリ信号記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857158U JPS5857158U (ja) | 1983-04-18 |
| JPH0224301Y2 true JPH0224301Y2 (ja) | 1990-07-03 |
Family
ID=29945325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15268381U Granted JPS5857158U (ja) | 1981-10-13 | 1981-10-13 | フアクシミリ信号記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857158U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344201A (en) * | 1976-10-01 | 1978-04-20 | Ricoh Kk | Recorded image formation method |
| JPS5580956A (en) * | 1978-12-13 | 1980-06-18 | Nippon Telegr & Teleph Corp <Ntt> | Picture signal coding system |
-
1981
- 1981-10-13 JP JP15268381U patent/JPS5857158U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344201A (en) * | 1976-10-01 | 1978-04-20 | Ricoh Kk | Recorded image formation method |
| JPS5580956A (en) * | 1978-12-13 | 1980-06-18 | Nippon Telegr & Teleph Corp <Ntt> | Picture signal coding system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857158U (ja) | 1983-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0224301Y2 (ja) | ||
| JPS6145675A (ja) | 画像処理方法 | |
| JPS5927692A (ja) | カラ−プリンタ | |
| JPS6134788Y2 (ja) | ||
| JPS60182876A (ja) | イメ−ジデ−タ処理システム | |
| JPH05260285A (ja) | 画像出力装置 | |
| JPS60182849A (ja) | イメ−ジデ−タ処理システム | |
| JP2532383B2 (ja) | 画信号間引き装置 | |
| JPH0131344B2 (ja) | ||
| JPS61111066A (ja) | ラインプリンタ | |
| JPS6150464A (ja) | 感熱記録装置 | |
| JPH01282967A (ja) | 濃淡画像データ処理方法 | |
| KR930012061B1 (ko) | 비디오 칼라 프린터의 감열기록헤드 콘트롤러 제어에 의한 멀티화면 재생회로 | |
| JPS6134787Y2 (ja) | ||
| JPH0137912B2 (ja) | ||
| JPS6253986B2 (ja) | ||
| JPS62104371A (ja) | 画像記録装置の中間調記録方式 | |
| JPS6041369A (ja) | フアクシミリ装置 | |
| JPH0525424B2 (ja) | ||
| JPH0746396A (ja) | ファクシミリ装置 | |
| JPH01152865A (ja) | 感熱記録装置 | |
| JPS6360489A (ja) | デ−タ処理装置 | |
| JPS6311342A (ja) | 画像再生素子の駆動素子及び画像再生装置 | |
| JPS6125268B2 (ja) | ||
| JPS63119392A (ja) | ビデオプリンタ |