JP2532383B2 - 画信号間引き装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新聞社等における新聞製作時モニタ用ゲラプ
リンタの上位cpu（中央処理装置）からの画信号（画像
データ）を間引く時に使用して好適な画信号間引き装置
に関する。

従来の技術 従来のこの種の画信号間引き技術について、例えば新
聞社等で一般的に使用されている主走査線密度の間引き
を例に採り説明する。

ここで、仮に454本／インチと681本／インチの二種類
の線密度を考えると、ゲラプリンタ（静電気記録装置）
は454ドット／インチの性能を有するものにつくってお
き、681本／インチのデータから（454＝681×2/3）３ビ
ットに１ビットの割合でデジタル的に間引いて、454本
／インチの線密度を得る手段が採れる。

というのは、最も望ましいのは記録素子が454本／イン
チ又は681本／インチに切り替れば良いが、記録ヘッド
に681本／インチの記録素子を備えたゲラプリンタ（静
電気記録装置）等を製作することは困難であり、仮に製
作できたとしても454本／インチ用と681本／インチ用の
２本の記録素子を組合わせて記録ヘッドに備えることは
不可能であるからである。

故に入力画像データをこのようにディジタル的に単純
に３ビットのうち１ビットを間引くといった手段を採っ
ているのである。

発明が解決しようとする問題点 しかし、デジタル的に単純に３ビットのうち１ビット
を間引くと、（681本／インチを454本／インチに間引く
場合）間引いた１ビットに有効なデータがあった場合、
その有効なデータは削除され記録に現われないことにな
る。第４図は上述した関係を説明するための図である。

つまり、従来の間引き手段によれば、同図に示すよう
に、主走査方向に画像データ（白丸印ビット）を３ビッ
トに１ビットの割合で間引いた場合、その間引いた個所
（黒丸印）に有効なデータ（黒情報）が存在している
と、記録を行った時に、その黒情報の含まれた個所（黒
丸印）は白情報（白丸印）に変化し、記録されないとい
う問題があった。

そこで、本発明は、主走査方向に画像データをｍ個に
ｎ個（ｎ＜ｍ、m,nは整数）の割合で間引いた場合、そ
の間引いたｎ個の中に有効なデータが存在していると、
そのデータは削除されることなく必ず記録上に現われる
ようにした画信号間引き装置を提供することを目的とす
る。

問題点を解決するための手段 本発明は上述の問題点を解決するため、主走査方向に
画像データをシリアル形態で順次入力する入力手段と、
この入力手段に入力されたシリアル形態の画像データに
応じて間引くビット長より少なくとも１ビットは長い所
定ビット長を有する付加画像データをシリアル形態で出
力する出力手段と、前記画像データと前記付加画像デー
タとの対応する画素について論理和を順次算出すること
により補正画像データを得る演算手段と、この演算手段
により算出された補正画像データを所定間隔毎に間引く
間引き手段という構成を備えたものである。

作用 本発明は上述の構成によりシリアル形態で入力される
画像データの黒ドットの入力に伴って、間引くビット長
より少なくとも１ビットは長い所定ビット長を有する付
加画像データをシリアル形態で出力し、この付加画像デ
ータと画像データとの論理和を順次算出し、ここで得ら
れた補正画像データを所定間隔毎に間引くものである。

実施例 第１図は本発明に係る画信号間引き装置の概略構成を
示すブロック図、第２図は第１図を具体化した構成例を
示す回路図である。

第１図及び第２図において、１は全ての入力画像デー
タ（黒データが１）に、間引く幅より少なくとも１ビッ
ト以上大きいｔビットの画素幅を付加して画素幅の確保
を行うための画素補正回路で、この補正回路１は、前記
ｔビットの画素幅を予め設定しておくためのMMV（モノ
スモーブルマルチバイブレータ）11と、そのMMV11から
のｔビットの画素幅を入力画像データに付加するORゲー
ト12を有してなる。

２は前記画素補正回路１からの画像データ（ｔビット
の画素幅が確保されている）を主走査方向にｍ個にｎ個
（ｎ＜m,m,nは整数）間引く間引き回路で、この間引き
回路２は２個のラインメモリA,Bと、そのラインメモリ
A,Bにそれぞれ接続するANDゲート21,22と、そのANDゲー
ト21,22の出力をオアするORゲート23等から構成されて
いる。

第３図は第２図に示す回路の各部（ａ〜ｆ）の信号波
形を示すものである。尚、同図中、ｇは画素幅の補正な
しで間引かれた（従来の間引き手段による）出力信号の
波形で、参考に示したものである。

次に第３図を参照しながら第２図の回路動作を説明す
る。

画素補正回路１に間引く以前の画像データ（波形ａ）
が入力されると、MMV11波形ｂの信号を出力する。

ここに、入力画像データとしては、ファクシミリ画信
号等のディジタル信号（NRZ）であり、また、MMV11の出
力時間幅は、入力画像データの主走査線密度によって決
定される。この実施例では、その出力時間幅を線密度の
１画素の時間幅の倍に設定してある。

前記MMV11からの出力信号（波形ｂ）は、ORゲート12
で入力画像データ（波形ａ）とオアされ、波形Ｃの信号
として出力される。その出力信号（波形ｃ）が画素補正
回路１の出力信号（ｔビットの画素幅が確保された画像
データ）である。

前記画素補正回路１の出力信号（波形ｃ）は間引き回
路２のラインメモリA,Bにそれぞれ入力され、ライトア
ドレスクロック（波形ｄ）とリードアドレスロック（波
形ｅ）によってライト／リードされる。

尚両メモリの切り替えはメモリ切替信号ｈにより行わ
れる。また、リード時には、前記ライトアドレスクロッ
ク（波形ｄ）のＸ印のアドレスが間引かれ順次右へアド
レスがずれる。

しかして、間引き回路２のORゲート23から画素幅補正
後の間引かれた信号（波形ｆ）が出力される。

その出力信号（波形ｆ）と従来の間引き手段による出
力信号（波形ｇ）との比較によっても、明らかなよう
に、本発明によれば、前述したように画素幅補正後に間
引きを行っているので、入力画像データ（波形ａ）の最
小画素が削除されることなく残る。つまり間引く以前の
入力画像データの少なくとも１画素は必ず確保される。

発明の効果 以上の説明から明らかなように、本発明は間引くビッ
ト長より少なくとも１ビットは長い所定ビット長を有す
る付加画像データをシリアル形態で入力される画像デー
タの黒ドットの入力におうじてシリアル形態で出力し、
付加画像データと画像データとの論理和を算出するとい
う簡易な構成で、縮小用のメモリに格納させる必要はな
く、リアルタイムで画像データにデータを付加させるこ
とができるため、処理を速く行うことができ、なおかつ
簡易な構成で間引き処理を行うことができる。

【図面の簡単な説明】 第１図は本発明に係る画信号間引き装置の概略構成を示
すブロック図、第２図は第１図を具体化した構成例を示
す回路図、第３図は第２図に示す回路の各部における信
号波形図、第４図は従来の間引き手段を説明するための
概念図である。 １……画素補正回路、11……MMV（モノスモーブルマル
チバイブレータ）、２……間引き回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】主走査方向に画像データをシリアル形態で
   順次入力する入力手段と、この入力手段に入力されたシ
   リアル形態の画像データに応じて間引くビット長より少
   なくとも１ビットは長い所定ビット長を有する付加画像
   データをシリアル形態で出力する出力手段と、前記画像
   データと前記付加画像データとの対応する画素について
   論理和を順次算出することにより補正画像データを得る
   演算手段と、この演算手段により算出された補正画像デ
   ータを所定間隔毎に間引く間引き手段とを具備する画信
   号間引き装置。