JPS6236236B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電子楽器等に用いられる楽音信号発
生装置に係り、特にエンベロープの付与された楽
音信号を合成して出力する楽音信号発生装置に関
する。

〔従来技術〕

従来、この種の装置は楽音信号の音色に関係し
た倍音成分の含有率を決定するための演算（正弦
波合成演算、FM演算等）及び楽音信号にエンベ
ロープを付与するための演算を各々行う各種演算
器を備えており、これらの各種演算器により所望
の音色及びエンベロープを有する楽音信号を合成
して出力するようにしている。

〔発明が解決しようとする問題点〕

しかるに、上記従来装置にあつては、各種演算
器による演算は加減算又は乗算である（論理和、
論理積等の単純な論理演算でない）ので、演算器
自体が複雑になるとともに、押鍵から楽音発生ま
での応答遅れを少なくする関係上、各種演算を時
分割で行うことが困難であるので、演算器の数が
多くなる。その結果、楽音信号発生装置の構成が
複雑になるとともにその規模が大きくなり、同装
置の製造コストが高くなるという問題がある。

この発明は上記問題に鑑み案出されたもので、
その目的とするところは、加減算器、乗算器等の
演算器を用いることなく簡単な回路により、所望
の楽音信号を発生するようにした楽音信号発生装
置を提供することにある。

〔問題点を解決するための手段〕

上記問題点を解決して上記目的を達成するため
に、この発明の構成上の特徴は、発生すべき楽音
信号の周波数に各々等しい周波数を有するととも
に互いに所定の位相差を有する第１及び第２のパ
ルス列信号を発生するパルス列信号発生手段と、
前記第１及び第２のパルス列信号を論理和合成し
て単一のパルス列信号を出力する論理和合成手段
と、発生すべき楽音信号のエンベロープを表すエ
ンベロープ波形信号を発生するエンベロープ波形
信号発生手段と、前記エンベロープ波形信号を前
記論理和合成手段から出力される単一のパルス列
信号によりゲーテイングして出力するゲート手段
と、前記ゲート手段からの出力信号の極性を前記
第１のパルス列信号により反転する極性反転手段
とにより楽音信号発生装置を構成したことにあ
る。

〔発明の作用〕

上記のように構成したこの発明によれば、パル
ス列信号発生手段から発生される第１及び第２の
パルス列信号は各々周波数が等しくかつ互いに位
相の異なる信号であり、これらのパルス列信号が
論理和合成手段により単一のパルス列信号に論理
和合成されるので、該単一のパルス列信号は該合
成前の複数のパルス列信号の周波数に等しく、か
つその１周期内に複数のパルスを有する信号とな
る。このパルス列信号はゲート手段に導かれ、同
手段にてエンベロープ波形信号発生手段からのエ
ンベロープ波形信号をゲーテイングするので、同
ゲート手段からはエンベロープの付与された信号
が得られる。さらに、この信号は、極性反転手段
にてパルス列信号発生手段からの第１のパルス列
信号により、その極性が反転制御される。その結
果、極性反転手段から出力される楽音信号は、一
周期内の複数のパルスの各間隔（位相に対応）
と、同パルスの数と、極性反転とにより、その倍
音成分の含有率が決定された信号になるととも
に、エンベロープの付与されたものとなる。

〔発明の効果〕

以上のような作用説明からも理解できる通り、
この発明によれば、パルス列信号発生手段、論理
和合成手段、ゲート手段及び極性反転手段により
所望の音色を有するとともにエンベロープの付与
された楽音信号が合成され、しかもパルス列信号
発生手段及び論理和合成手段は２値信号（ローレ
ベル“０”及びハイレベル“１”）を処理するも
のであつて、加減算器、乗算器等の演算器に比べ
て簡単に構成され、ゲート手段はエンベロープ波
形信号の導通及び非導通を単に制御するものであ
り、かつ極性反転手段は信号の正負を反転するの
みであつて、全ての回路が簡単に構成されるの
で、この発明による楽音信号発生装置は簡単かつ
低コストで実現される。

〔実施例〕

以下、この発明の一実施例を、同発明が適用さ
れた電子楽器を用いて説明するが、この電子楽器
について詳細に説明する前に、同電子楽器による
楽音合成の基本原理について添付の第１〜３図を
用いて説明する。第１図に示す様に、発生すべき
楽音信号の音高に相当する周波数を有し、かつ互
いに所望の位相差を有する２つのパルス列信号ｐ
１，ｐ２を形成する。次にパルス列信号ｐ１から
パルス列信号ｐ２を減じ第１図に示すパルス列信
号ｐ３を形成する。このようにして形成されたパ
ルス列信号ｐ３を楽音波形とし、このパルス列信
号ｐ３に所望のエンベロープ波形を乗算すること
によりエンベロープを付与して楽音信号として発
生させる。

ここで、第１図に示すパルス列信号ｐ３をフー
リエ展開法によつて解析すると次式が得られる。

ここでＴはパルス列信号ｐ１，ｐ２の周期であ
り、ｂはパルス列信号ｐ１，ｐ２の各パルスの幅
であり、αはパルス列信号ｐ１とｐ２の位相差で
ある。

この式における係数項 １／ｎ・sin2nπｂ／Ｔ・sin2nπα／Ｔ・（＝ｈ） について縦軸を係数のレベル（値）ｈ、横軸を次
数ｎとしてスペクトラムエンベロープの図を作成
すると第２図が得られる。この第２図から明らか
な様に係数のレベルｈはｎに対して振動するスペ
クトラムエンベロープを描いている。従つて、第
２図から第１図に示すパルス列信号ｐ３が共振系
の波動特性を有している事が明らかになり、従つ
てこのパルス列信号ｐ３を用いて形成された楽音
波形も共振系の波動特性を有する事になる。この
様に、パルス列信号ｐ３が共振系の波動特性を有
しているため、この楽音信号発生方式は、管楽器
等の共振系の楽音信号の合成に非常に適してい
る。

また、第３図に示す様にパルス列信号ｐ１，ｐ
２として１周期内に２以上のパルスを持つパルス
列信号を形成し、パルス列信号ｐ１からパルス列
信号ｐ２を減じてパルス列信号ｐ３を形成する。
このパルス列信号ｐ３を楽音波形とした場合に
は、第３図におけるパルス列信号ｐ１のパルス間
隔β１やパルス列信号ｐ２におけるパルス間隔β
２やパルス列信号ｐ１とｐ２の位相差α等を種々
変化させることによつて種々のスペクトラムエン
ベロープを得ることができ、種々の音色の楽音信
号を発生することができる。

また、上記したような楽音波形（パルス列信号
ｐ３）を形成する装置を２以上併設して電子楽器
を構成し、例えば上記２以上の楽音波形形成装置
が出力する各楽音波形に互いに適宜の位相差や周
波数差を施せば、発生楽音にいわゆるコーラス効
果を付与することもできる。

次に、添付の図面によつて、この発明の適用さ
れた電子楽器を、詳細に説明する。

第４図はこの電子楽器の全体ブロツク図を示す
ものであり、鍵盤回路１の各出力線が周波数情報
メモリ２の入力側にそれぞれ接続され、周波数情
報メモリ２の出力側は累算器３の入力側に接続さ
れている。累算器３の出力側はパルス信号形成回
路４，５のそれぞれの入力側に接続されており、
この累算器３の累算指令入力端子Ａにはクロツク
パルスφが入力されている。パルス信号形成回路
４の出力側は排他オア回路７の入力側と振幅変換
器９の振幅変換指令入力端子Ｂにそれぞれ接続さ
れており、パルス信号形成回路５の出力側は排他
的オア回路７の入力側に接続されている。また排
他オア回路７の出力側はゲート回路８のゲート開
閉指令入力端子Ｇに接続されている。

また、鍵盤回路１はある鍵が押鍵されたことを
示すキーオン信号KON（論理値“１”）を出力す
る様に構成されており、その出力端子はエンベロ
ープ波形発生器６の入力側に接続されている。エ
ンベロープ波形発生器６の出力側はゲート回路８
の入力側に接続され、ゲート回路８の出力側は振
幅変換器９の入力側に接続されている。更に、振
幅変換器９の出力側はデイジタル・アナログコン
バータ（以後Ｄ／Ａコンバータと称する。）１０
を介してアンプ、スピーカ等から成るサウンドシ
ステム１１に接続されている。

ここで、鍵盤回路１は鍵盤部（図示せず）にお
いてある鍵が押鍵されるとその押下鍵に対応する
１本の出力線に論理値“１”を出力する様に構成
されている。また、鍵盤回路１には図示しない優
先選択回路が内蔵されており、この優先選択回路
は鍵盤部において同時に２以上の鍵が押鍵された
場合に発音すべき音を１つに決定する機能を有し
ている。また、周波数情報メモリ２の各アドレス
には各種の音高に比例した周波数情報Ｆ（定数）
が記憶されており、従つて高い音高の鍵に対して
は大きな数値の周波数情報Ｆが記憶され、低い音
高の鍵に対しては小さな数値の周波数情報Ｆが記
憶されている。また、累算器３は周波数情報Ｆを
クロツクパルスφのタイミングで繰り返し累算
し、その累算値qF（ｑ＝１，２，３…）を出力
する。この場合、累算値qFが累算器３の最大演
算値（モジユロ）を越えると累算器３はオーバー
フロー再び同様な累算動作を繰り返す。また、エ
ンベロープ波形発生器６はある鍵が押鍵された事
を示すキーオン信号KONを受けて、例えば第７
図に示す様な接続音系のエンベロープ波形を表す
デイジタル形式のエンベロープ波形信号EVを出
力する様に構成されている。また、パルス信号形
成回路４はアンド回路、インバータ等の論理素子
から成り、累算器３の出力する累算値qFを受け
て押下鍵の音高に対応する周波数のパルス列信号
ｐ１を出力する様に構成されている。パルス信号
形成回路５も同様にアンド回路、インバータ等の
論理素子から成り、累算器３の出力する累算値
qFを受けて押下鍵の音高に比例する周波数を有
し上記パルス列信号ｐ１と適宜の位相差を有する
パルス列信号ｐ２を出力する様に構成されてい
る。振幅変換器９は、その振幅変換指令入力端子
Ｂに論理値“１”が入力された場合に限つて、そ
の入力側に入力されているエンベロープ波形信号
EVの極性を正から負に変換して出力し、その振
幅変換指令入力端子Ｂに論理値“０”が入力され
る場合には大同エンベロープ波形信号EVの正負
の極性を変換せずそのまま出力する様に構成され
ている。

この振幅変換器９としては、例えば補数回路が
あげられ、入力されるエンベロープ波形信号EV
の補数をとる事によつてその信号の極性を正から
負に変換することができる。例えばエンベロープ
波形信号EVが２’Ｓコンプリメントで表現され
ている場合には、エンベロープ波形信号EVの全
ビツトをインバータを用いて反転すれば良い。

以上の構成を有するこの発明の第１の実施例の
動作について次に説明する。

鍵盤部においてある鍵が押鍵されると鍵盤回路
１の押下鍵に対応する１本の出力線に論理値
“１”が出力される。周波数情報メモリ２はこの
論理値“１”を受けて押下鍵に対応する周波数情
報Ｆを読み出す。この周波数情報Ｆは累算器３に
入力さクロツクパルスφのタイミングで順次累算
される。このとき、累算器３の出力する累算値
qF（ｑ＝１，２，３…）が累算器３の最大累算
値（モジユロ）に到達するまでに要する時間は、
前記した様に周波数情報Ｆが押下鍵に対応した値
を有しているため押下鍵の音高に反比例する。即
ち、高い音高の鍵が押下された場合には累算値
qFは非常に短い時間で累算器３の最大累算値に
到達し、低い音高の鍵が押下された場合には累算
値qFは長い時間かかつて累算器３の最大累算値
に到達する。パルス信号形成回路４はこの累算値
qFを順次受け前述の第１図に示したパルス列信
号ｐ１を形成する様に構成されており、またパル
ス信号形成回路５は累算値qFを順次受け第１図
に示したパルス列信号ｐ２を形成する様に構成さ
れている。これらのパルス信号形成回路４，５の
一例をそれぞれ第５図Ａ，Ｂに示す。第５図Ａ，
Ｂにそれぞれ示すパルス信号形成回路４と５の一
例においては、累算器３が10ビツトの信号qF
１，qF２，…qF８，qF９，qF１０で構成され
た累算値qFを出力することを前提としており、
その上位３ビツトの信号qF１０，qF９，qF８が
それぞれパルス信号形成回路４と５に入力されて
いる。第５図Ａから明らかな様にパルス信号形成
回路４に入力された信号qF１０，qF９，qF８は
それぞれインバータ１１，１２，１３で反転され
た後アンド回路AND１に入力される。従つて、
第５図Ａに示すパルス信号形成回路４は、第６図
Ａ〜Ｄに示す様に、累算値qFの上位３ビツトの
信号qF１０，qF９，qF８が全て論理値“０”の
時に限つてアンド回路AND１のアンド条件を成
立するため、パルス列信号Ｐ１を出力する。ま
た、第５図Ｂから明らかな様に、パルス信号形成
回路５にそれぞれ入力される信号qF１０，qF
９，qF８のうち信号qF１０，qF８はそれぞれイ
ンバータ１４，１５で反転された後アンド回路
AND２に入力され、また信号qF９は直接アンド
回路AND２に入力される。従つて、第５図Ｂに
示すパルス信号形成回路５は、第６図Ａ〜Ｃ，Ｅ
に示す様に、累算値qFの第10ビツト目の信号qF
１０と第８ビツト目の信号qF８が論理値“０”
であり第９ビツト目の信号qF９が論理値“１”
の時に限つてアンド回路AND２のアンド条件が
成立するため、パルス列信号Ｐ２を出力する。こ
こで、前記した様に累算器３の出力する累算値
qFが累算器３の最大累算値に到達するまでに要
する時間は押下鍵（発生楽音）の音高に反比例す
る。従つて、第６図Ａ〜Ｃに示す累算値qFの第
10ビツト目の信号qF１０及び第９ビツト目の信
号qF９及び第８ビツト目の信号qF８のそれぞれ
の周期Ｔ，Ｔ／２，Ｔ／４はそれぞれ押下鍵の音高に反
比 例する。即ち、高い音高の鍵が押下された場合に
は周期Ｔ（Ｔ／２，Ｔ／４）は短くなり、低い音高の鍵
が 押下された場合には周期Ｔは長くなる。従つて、
これらの信号qF１０，qF９，qF８に基づき形成
されるパルス列信号Ｐ１，Ｐ２の周期Ｔは押下鍵
の音高に反比例したものとなる。

この様にしてパルス信号形成回路４，５からそ
れぞれ出力される押下鍵の音高に反比例した周期
Ｔを有するパルス列信号Ｐ１とパルス列信号Ｐ２
は共に排他オア回路７に入力される。排他オア回
路７は、第６図Ｆに示す様に、パルス列信号Ｐ
１，Ｐ２のうちいずれか一方のみが論理値“１”
のときに限つて論理値“１”を出力するもので、
この排他オア回路７の出力がゲート開閉指令信号
ｇとしてゲート回路８の回路開閉指令入力端子Ｇ
に入力される。ゲート回路８はゲート開閉指令信
号ｇが論理値“１”のとき開く（オンする）。

また、押鍵と同時に鍵盤回路１はキーオン信号
KONを出力し、エンベロープ波形発生器６はこ
のキーオン信号KONを受けて第７図に示す様な
エンベロープ波形信号EV（デイジタル信号）を
発生する。このエンベロープ波形信号EVは上記
ゲート回路８の入力側に入力され、ゲート回路８
が開いた時、すなわちゲート開閉指令信号ｇが論
理値“１”の時（パルス列信号Ｐ１，Ｐ２のうち
いずれか一方のみが出力されている時）に限つて
このゲート回路８を介して振幅変換器９の入力側
に入力される。従つてゲート回路８からは第８図
Ａに示す様に正側のみにエンベロープの付与され
た楽音波形信号MW＊が出力される。

振幅変換器９は、その振幅変換指令入力端子Ｂ
に入力されるパルス列信号Ｐ１が論理値“１”の
時に限つてその入力側に入力されている楽音波形
信号MW＊の極性を反転して出力する動作を実行
する。即ち、振幅変換器９は第６図Ｄに示すパル
ス列信号Ｐ１の論理値“１”のタイミングでゲー
ト回路８から断続的に出力される楽音波形信号
MW＊を正から負へ変換する。従つて、振幅変換
器９は第８図Ｂに示す様に正負両側にエンベロー
プの付与された楽音波形信号MWを出力する。こ
こで、パルス列信号Ｐ１，Ｐ２の周期Ｔは押下鍵
に対する発生楽音の基本周期に相当するものであ
り、従つて第７図に示すエンベロープ波形信号
EVの立上がりから減衰完了までの時間と比較す
れば非常に短いものである。即ち、第８図Ａ，Ｂ
に示す楽音波形信号MW＊，MWは、あくまでも
図式的に描いたものであり、実際の波形信号は描
かれている波形信号よりも非常に高い周波数値を
有している。この様にしてエンベロープ波形信号
EVはゲート回路８と振幅変換器９によつて押下
鍵の音高に対応する楽音波形信号MWに変換さ
れ、この楽音波形信号MWはＤ／Ａコンバータ１
０によつてデイジタル信号からアナログ信号に変
換された後、サウンドシステム１１に入力されて
楽音として発音される。

尚、以上に記述したこの発明の第１の実施例に
おいては、パルス信号形成回路４，５の一例とし
て第５図Ａ，Ｂに示した回路を用いてその動作を
説明した。しかし、この発明はこれに限定される
ものではなく、例えばパルス信号形成回路４，５
を全く同一構成の回路とし、パルス信号形成回路
４と累算器３の間に第９図に示す様な加算器１２
を挿設しても良い。この場合には、加算器１２の
入力端子Ｂに入力されているパラメータαと累算
器３の出力する累算値qFとが加算器１２で互い
に加算され、その加算値（α＋qF）がパルス信
号形成回路４に入力される。これに対してパルス
信号形成回路５には累算器３の出力する累算値
qFが直接入力されるため、パルス信号形成回路
４の出力するパルス列信号Ｐ１の位相はパルス信
号形成回路５の出力するパルス列信号Ｐ２の位相
よりもパラメータα分だけ進んだものになり、第
１図（第６図Ｄ，Ｅ）に示す様なパルス列信号Ｐ
１，Ｐ２が形成される。また、このパラメータα
を時間変化するパラメータとすれば、パルス列信
号Ｐ１，Ｐ２の位相差を時間変化させることがで
き、これによつて楽音の発生開始時から終了時に
恒つて音色の変化する楽音を発生させることが可
能となる。

以上の説明から明らかな様に、この第１の実施
例によれば、多数の加算器や乗算器等からなる複
雑な演算回路を用いることなく比較的簡単に電子
楽器を構成する事ができ、安価な電子楽器を提供
する事ができる。

第１０図はこの発明の第２の実施例を示すもの
であり、第４図に示した第１の実施例と同一部分
は同一符号を付してその説明を省略する。

この第２の実施例は、第３図に示す様な押下鍵
の音高に対応する周波数を有し、更に１周期内に
２つのパルスを有するパルス列信号Ｐ１，Ｐ２を
もとにして、押鍵と同時に発生されるエンベロー
プ波形信号EVから楽音波形信号MWを形成する
電子楽器の一例を示すものである。第１０図にお
いて、累算器３の出力側は、一方においてパルス
信号形成回路２７の入力側に接続され、他方にお
いて加算器２１の入力端子Ｂに接続されている。
この加算器２１の入力端子Ａにはパラメータ発生
器３３から出力されるパラメータ信号β２が入力
されている。加算器１２の出力側は一方において
パルス信号形成回路２６の入力側に接続され、他
方において加算器２２の入力端子Ｂに接続されて
いる。この加算器２２の入力端子Ａにはパラメー
タ発生器３１の出力するパラメータ信号αが入力
されている。また、加算器２２の出力側は、一方
においてパルス信号形成回路２４の入力側に接続
され、他方において減算器２３の入力端子Ａに接
続されている。減算器２３の入力端子Ｂにはパラ
メータ発生器３２の出力するパラメータ信号β１
が入力されており、この減算器２３の出力側はパ
ルス信号形成回路２５の出力側に接続されてい
る。更に、パルス信号形成回路２４，２５の各出
力側は共にオア回路２８の各入力側に接続され、
パルス信号形成回路２６，２７の各出力側は共に
オア回路２９の各入力側に接続されている。オア
回路２８の出力側は、一方において排他オア回路
３０の一方の入力側に接続され、他方において振
幅変換器９の振幅変換指令入力端子Ｂに接続され
ている。また、オア回路２９の出力側は排他オア
回路３０の他方の入力側に接続され、排他オア回
路３０の出力側はゲート回路８のゲート開閉指令
入力端子Ｇに接続されている。

ここで、パラメータ発生器３１〜３３はそれぞ
れ鍵盤部である鍵が押鍵された事を示すキーオン
信号KONを受けて、パラメータ信号α，β１，
β２をそれぞれ出力する様に構成されている。ま
た、減算器２３はその入力端子Ａに入力されるデ
イジタルデータから入力端子Ｂに入力されるデイ
ジタルデータを減じ、その減算値を出力する様に
構成されている。また、パルス信号形成回路２
４，２５，２６，２７は、第４図に示した第１の
実施例におけるパルス信号形成回路４，５と同様
にアンド回路やインバータ等の論理素子で構成さ
れ、それぞれ入力側に入力されるデイジタル信号
を受けて第１１図Ａ，Ｂ，Ｄ，Ｅに示す様なパル
ス列信号Ａ１，Ａ２，Ｂ１，Ｂ２をそれぞれ出力
する様に構成されている。

以上の構成を有するこの発明の第２の実施例の
動作について次に説明する。前記した第１の実施
例の場合と同様に鍵盤部である鍵が押鍵される
と、押下鍵に対応する周波数情報Ｆが周波数情報
メモリ２から読み出される。累算器３はこの周波
数情報Ｆをクロツクパルスφのタイミングで順次
累算しその累算値qF（ｑ＝１，２，３…）を順
次出力する。これと同時に鍵盤回路１からキーオ
ン信号KONが出力され、パラメータ発生器３
１，３２，３３はそれぞれパラメータ信号α，β
１，β２を出力し、エンベロープ波形発生器６は
エンベロープ波形信号EVを出力する。

上記した累算器qFは、一方において直接パル
ス信号形成回路２７に入力され、他方において加
算器２１でパラメータ発生器３３から出力される
パラメータ信号β２と加算され信号（qF＋β
２）に変換された後、パルス信号形成回路２６に
入力される。従つて、第１１図Ｄ，Ｅに示す様
に、パルス信号形成回路２６の出力するパルス列
信号Ｂ１はパルス信号形成回路２７の出力するパ
ルス列信号Ｂ２よりもその位相がパラメータ信号
β２に相当する分だけ進んでいる。

また、加算器２１の出力する加算値（qF＋β
２）は加算器２２においてパラメータ発生器３１
の出力するパラメータ信号αと加算され信号
（qF＋β２＋α）に変換された後、パルス信号形
成回路２４に入力される。従つて、第１１図Ａ，
Ｄに示す様にパルス信号形成回路２４の出力する
パルス列信号Ａ１はパルス信号形成回路２６の出
力するパルス列信号Ｂ１よりもその位相がパラメ
ータ信号αに相当する分だけ進んでいる。

また、この信号（qF＋β２＋α）は、減算器
２３においてパラメータ発生器３２から出力され
るパラメータ信号β１だけ減算され信号（qF＋
β２＋α−β１）に変換された後、パルス信号形
成回路２５に入力される。従つて、第１１図Ａ，
Ｂに示す様にパルス信号形成回路２４が出力する
パルス列信号Ａ１は、パルス信号形成回路２５が
出力するパルス列信号Ａ２よりもその位相がパラ
メータ信号β１に相当する分だけ進んでいる。

尚、以上の様にパルス信号形成回路２４〜２７
から出力されるパルス列信号Ａ１，Ａ２，Ｂ１，
Ｂ２の周期Ｔは、前記した様に押下鍵の音高に反
比例するものになる。

この様にして形成されるパルス列信号Ａ１，Ａ
２はオア回路２８に入力され、これによつてオア
回路２８は第１１図Ｃに示すパルス列信号Ｐ１を
出力する。またパルス列信号Ｂ１，Ｂ２はオア回
路２９に入力され、これによつてオア回路２９は
第１１図Ｆに示すパルス列信号Ｐ２を出力する。
これらのパルス列信号Ｐ１，Ｐ２は、パルス列信
号Ａ１，Ａ２，Ｂ１，Ｂ２がそれぞれ押下鍵の音
高に反比例する周期Ｔを有しているため、同様に
押下鍵の音高に反比例する周期Ｔのパルス列信号
となる。これらのパルス列信号Ｐ１，Ｐ２は共に
排他オア回路３０に入力されるため、排他オア回
路３０はパルス列信号Ｐ１，Ｐ２のうちいずれか
一方が論理値“１”の時に限つて論理値“１”を
出力する。従つて、排他オア回路３０は第１１図
Ｇに示す様なパルス列信号を出力し、このパルス
列信号がゲート回路８のゲート開閉指令入力端子
Ｇにゲート開閉指令信号ｇとして入力されるた
め、ゲート回路８は第１１図Ｈに示すタイミング
でそのゲートが開く。従つて、ゲート回路８はエ
ンベロープ波形発生器６の出力するエンベロープ
波形信号EVを、第８図Ａに示す様に正側のみに
エンベロープの付与された楽音波形信号MW＊に
変換して出力する。

また、オア回路２８の出力するパルス列信号Ｐ
１が他方において振幅変換器９の振幅変換指令入
力端子Ｂに入力されているため、第１１図Ｃに示
すパルス列信号Ｐ１の論理値“１”のタイミング
でゲート回路８から出力される楽音波形信号MW
＊の値を正から負に変換する。従つて、振幅変換
器９は第８図Ｂに示す様な楽音波形信号MWを出
力する。ここで、前記した様にパルス列信号Ｐ
１，Ｐ２は押下鍵の音高に反比例する周期Ｔのパ
ルス列信号であり、これらのパルス列信号Ｐ１，
Ｐ２を用いて楽音波形信号MWを形成するため、
この楽音波形信号MWは押下鍵の音高に反比例す
る値の周期を有する事になる。従つて、押下鍵の
音高に対応する楽音波形信号MWが得られる訳で
ある。この楽音波形信号MWはＤ／Ａコンバータ
１０によつてアナログ信号に変換された後、サウ
ンドシステム１１に入力され楽音として発生され
る。

尚、以上説明した第２の実施例において、パラ
メータ発生器３１〜３３が出力する各パラメータ
信号α，β１，β２を時間変化するパラメータ信
号とすれば、楽音発生時から終了時に恒つて常に
音色の変化する楽音を得ることができる。この場
合には、例えばリードオンリイメモリにパラメー
タ信号として適宜の波形を記憶させ、このリード
オンリイメモリを所定のクロツクパルスを計数す
るカウンタの計数出力を用いて読み出し、時間変
化するパラメータ信号を形成すればよい。

以上の説明から明らかな様に、この発明の第２
の実施例によれば、従来の電子楽器と比較して大
幅に乗算器が加算器等の演算回路を減らす事がで
き安価な電子楽器を提供する事ができる。

第１２図に示すのはこの発明の第３の実施例で
あり、第４図に示す第１の実施例及び第１０図に
示す第２の実施例と同一部分は同一符号を付して
その説明を省略する。この第３の実施例の電子楽
器の概略を説明すると、互いに所望の位相差や周
波数差を有する２つの楽音波形信号MW１，MW
２をそれぞれ形成する第１楽音波形形成装置１０
１と第２楽音波形形成装置１０２とを有してお
り、第１楽音波形信号MW１と第２楽音波形信号
MW２を形成した後、これらの２つの楽音波形信
号MW１，MW２を互いに加算して新たな楽音波
形信号MWを形成し、この新たな楽音波形信号
MWをサウンドシステム１１から楽音として発音
させるものである。

この第３の実施例による電子楽器は、互いに適
宜の位相差や周波数差を有する２つの楽音波形信
号MW１，MW２を形成し、これらを加算して新
たな楽音波形信号MWを形成することによつて、
電子楽器の発生楽音にいわゆるコーラス効果を付
与するものである。

コーラス効果とは、例えば２台のバイオリンを
協奏する場合を考えると、各バイオリンの発生楽
音の音高が多少異なるため豊かな感じの楽音が得
られる効果をいう。即ち、バイオリンの発生楽音
の音高は弦の振動数によつて定められ、この弦が
所定の音高の楽音を発生する様に調律される訳で
あるが、２台のバイオリンの各弦が完全に同一の
振動数になる様に調律する事は不可能であるた
め、この様なコーラス効果が付与されるのであ
る。

第１２図において、第１楽音波形信号MW１を
形成する第１楽音波形形成装置１０１は、第１２
図に示す様に周波数情報メモリ２と累算器３と楽
音波形発生器４８で構成されている。この楽音波
形発生器４８は、累算器３の出力する累算値qF
を受け、これに応じて押下鍵の音高に相当する周
期Ｔを有する複数のパルス列信号を形成し、これ
らのパルス列信号をもとにしてキーオン信号
KONを受けて発生されるエンベロープ波形信号
EVをゲーテイングし、更にこのゲーテイングに
より形成されたエンベロープの付与された楽音波
形信号MW＊を適宜に極性変換して第１楽音波形
信号MW１を形成する回路である。即ち、例えば
第４図に示す第１の実施例においては、この楽音
波形形成回路４８はパルス信号形成回路４，５、
排他オア回路７、エンベロープ波形発生器６、ゲ
ート回路８及び振幅変換器９から成る部分に相当
し、また第１０図に示す第２の実施例においては
加算器２１，２２、減算器２３、パルス信号形成
回路２４〜２７、オア回路２８，２９、排他オア
回路３０、エンベロープ波形発生器６、ゲート回
路８及び、振幅変換器９から成る部分に相当する
ものである。従つて、第２楽音波形形成装置１０
２と加算器４６とを除けば、第１の実施例あるい
は第２の実施例と全く同一の構成の電子楽器にな
るのである。尚、後述する第２楽音波形形成装置
１０２内の楽音波形発生器４７もこの楽音波形発
生器４８とは全く同一の構成を有している。

第２楽音波形形成装置１０２の構成について説
明すると、第１２図に示す様に、鍵盤回路１の各
出力線が第２楽音波形形成装置１０２の周波数情
報メモリ４１の入力側に接続されており、周波数
情報メモリ４１の出力側は、一方において乗算器
４３の第１の入力端子に接続され、他方において
スイツチSW２の固定接点ｃに接続されている。
ここで、周波数情報メモリ４１の各アドレスには
各鍵の音高に対応する適宜の周波数情報F′（定
数）が記憶されている。また、この各周波数情報
F′は、第１楽音波形形成装置１０１の周波数情
報メモリ２に記憶されている各周波数情報Ｆより
も通常小さな値になつている。乗算器４３の第２
の入力端子にはパラメータ発生器４２の出力側が
入力されており、このパラメータ発生器４２はキ
ーオン信号KONを受けて時間変化するパラメー
タ信号Ｄ（ｔ）を出力する様に構成されている。
この乗算器４３の出力側はスイツチSW２の固定
接点ｄに接続されており、スイツチSW２の固定
接点ａ，ｂにはそれぞれ時間変化しないパラメー
タ信号Ｄ１，Ｄ２が入力されている。スイツチ
SW２の可動接点Ｐは累算器４４の入力側に接続
されており、累算器４４の累算指令入力端子Ａに
はクロツクパルスφが入力されている。この累算
器４４の出力側はスイツチSW１の固定接点ｄに
接続され、スイツチSW１の固定接点ｃはパラメ
ータ発生器４５の出力側に接続されている。この
パラメータ発生器４５はキーオン信号KONを受
けて時間変化するパラメータ信号θ（ｔ）を出力
する様に構成されている。また、スイツチSW１
の固定接点ａ，ｂにはそれぞれ時間変化しないパ
ラメータ信号θ１，θ２が入力されている。スイ
ツチSW１の可動接点Ｐは加算器４６の入力端子
Ａに接続されており、この加算器４６の入力端子
Ｂには第１楽音波形形成装置１０１内の累算器３
の出力側が接続されている。加算器４６の出力側
は楽音波形発生器４７の入力側に接続されてお
り、この楽音波形発生器４７は前記した第１楽音
波形形成装置１０１内の楽音波形発生器４８と全
く同一の構成を有し第２楽音波形信号MW２を形
成する回路である。

第２楽音波形形成装置１０２の楽音波形発生器
４７の出力側は、加算器４９の入力端子Ａに接続
され、更に第１楽音波形形成装置１０１の楽音波
形発生器４８の出力側は加算器４９の入力端子Ｂ
に接続され、加算器４９の出力側はＤ／Ａコンバ
ータ１０を介してサウンドシステム１１に接続さ
れている。

次に、以上の構成を有するこの発明の第３の実
施例の動作を第１楽音波形形成装置１０１の動作
と第２楽音波形形成装置１０２の動作の２つに分
けて説明する。

第１楽音波形形成装置１０１の動作 鍵盤部においてある鍵が押鍵されると鍵盤回路
１の押下鍵に対応する１本の出力線に論理値
“１”が出力される。第１楽音波形形成装置１０
１の周波数情報メモリ２はこの論理値“１”を受
けて押下鍵に対応する周波数情報Ｆを出力する。
周波数情報メモリ２から出力される周波数情報Ｆ
は累算器３に入力され、クロツクパルスφのタイ
ミングで順次累算される。この累算値qF（ｑ＝
１，２，３…）は、一方において楽音波形発生器
４８の入力側に入力され、他方において第２楽音
波形形成装置１０２の加算器４６の入力端子Ｂに
入力される。楽音波形発生器４８は、この累算値
qFと押鍵と同時に鍵盤回路１から出力されるキ
ーオン信号KONを受け、前記した第１、第２の
実施例の場合と同様な動作によつて押下鍵の音高
に対応する周波数の第１楽音波形信号MW１を形
成する。この第１楽音波形信号MW１は加算器４
９の入力端子Ｂに入力される。

第２楽音波形形成装置１０２の動作 第２楽音波形形成装置１０２の動作は、(A)スイ
ツチSW１の可動接点Ｐが固定接点ａ又はｂに投
入設定されている場合、(B)スイツチSW１の可動
接点Ｐが固定接点Ｃに投入設定されている場合、
及び(C)スイツチSW１の可動接点ｐが固定接点ｄ
に投入設定されている場合の３つに大別され、更
に(C)については(イ)スイツチSW２の可動接点Ｐが
固定接点ａ又はｂに投入設定されている場合、(ロ)
スイツチSW２の可動接点Ｐが固定接点ｃに投入
設定されている場合、及び(ハ)スイツチSW２の可
動接点Ｐが固定接点ｄに投入設定されている場合
に大別される。次に以上に区分した順に第２楽音
波形形成装置１０２の動作について説明する。

(A) スイツチSW１の可動接点Ｐが固定接点ａ又
はｂに投入設定されている場合 この場合には、加算器４６の入力端子Ａに時間
変化しないパラメータ信号θ１，θ２のうちいず
れか一方が入力されるため、加算器４６はその加
算値として常に（qF＋θ１）又は（qF＋θ２）
を出力する。従つて、楽音波形発生器４７は、こ
の加算値（qF＋θ１）又は（qF＋θ２）と鍵盤
回路１から出力されるキーオン信号KONを受け
て、第１楽音波形形成装置１０１の楽音波形発生
器４８の出力する第１楽音波形信号MW１よりも
位相がパラメータ信号θ１又はθ２に相当する分
だけ進んだ第２楽音波形信号MW２を出力する。
即ち、前記した様に第２楽音波形成装置１０２の
楽音波形発生器４７と第１楽音波形形成装置１０
１の楽音波形発生器４８とは全く同様の構成を有
しているため、楽音波形発生器４７，４８の各入
力デイジタル信号の差の分だけ互いに位相の異な
る第１及び第２楽音波形信号MW１，MW２が形
成される訳である。

この様にして形成される第１楽音波形信号MW
１と第２楽音波形信号MW２とは互いに加算器４
９で加算され、Ｄ／Ａコンバータ１０によつてア
ナログ信号に変換された後サウンドシステム１１
から発音される。

(B) スイツチSW１の可動接点Ｐが固定接点ｃに
投入設定されている場合 この場合には、パラメータ発生器４５が鍵盤回
路１から出力されるキーオン信号KONを受けて
時間変化するパラメータ信号θ（ｔ）を出力する
ため、この時間変化するパラメータ信号θ（ｔ）
が加算器４６の入力端子Ａに入力される。加算器
４６の入力端子Ｂには第１楽音波形形成装置１０
１の累算器３の出力する累算値qFが入力されて
いるため、加算器４６は加算値（qF＋θ（ｔ））
を出力する。従つて、第２楽音波形形成装置１０
２の楽音波形発生器４７が出力する第２楽音波形
信号MW２は、第１楽音波形形成装置１０１の楽
音波形発生器４８の出力する第１楽音波形信号
MW１よりも位相がパラメータ信号θ（ｔ）分だ
け進んだ楽音波形信号となる。前記した様にこの
パラメータ信号θ（ｔ）は時間変化するため、第
２楽音波形信号MW２と第１楽音波形信号MW１
の位相差は時間と共に変化する。この様な第１楽
音波形信号MW１と第２楽音波形信号MW２がそ
れぞれ加算器４９の各入力端子Ａ，Ｂに入力さ
れ、互いに加算されて新たな楽音波形信号MWが
形成される。この楽音波形信号はＤ／Ａコンバー
タ１０を介してサウンドシステム１１から楽音と
して発生される。従つて、この場合には第１楽音
波形信号MW1と第２楽音波形信号MW２の位相
差が時間変化するため、前記した(A)の場合よりも
豊かな音質の楽音を発生することができる。

(C) スイツチSW１の可動接点Ｐが固定接点ｄに
投入設定されている場合 前記した様にこの場合には、更にスイツチSW
２の設定状態によつて、(イ)スイツチSW２の可動
接点Ｐが固定接点ａ又はｂに投入設定されている
場合、(ロ)スイツチSW２の可動接点Ｐが固定接点
ｃに投入設定されている場合、(ハ)スイツチSW２
の可動接点Ｐが固定接点ｄに投入設定されている
場合に分けられる。

(イ) スイツチSW２の可動接点Ｐが固定接点ａ又
はｂに投入設定されている場合 この場合には累算器４４の入力側に時間変化し
ないパラメータ信号Ｄ１又はＤ２が入力され、累
算器４４はこのパラメータ信号Ｄ１又はＤ２をク
ロツクパルスφのタイミングで順次累算し、その
累算値qD１又はqD２（ｑ＝１，２，３…）がス
イツチSW１を介して加算器４６の入力端子Ａに
入力される。

また、前記した様に加算器４６の入力端子Ｂに
は第１楽音波形形成装置１０１の累算器３の累算
値qF（ｑ＝１，２，３，…）が入力されている
ため、加算器４６は加算値（qD１＋qF）又は
（qD２＋qF）を出力する。尚、この場合、累算
器３の最大累算値（モジユロ）及び累算器４４の
最大累算値（モジユロ）及び加算器４６の最大加
算出力値（モジユロ）がそれぞれ同一の値で構成
されており、加算器４６の出力値（qD１＋qF）
又は（qD２＋qF）がこの最大値（モジユロ）を
越える事はない。また、パラメータ信号Ｄ１，Ｄ
２は通常第１楽音波形形成装置１０１の周波数情
報メモリ２に記憶されている各周波数情報Ｆより
も小さい値であるため、累算器３の累算値qFが
その最大累算値（モジユロ）に達するまでに要す
る時間と累算器４４の累算値qD１又はqD２がそ
の最大累算値（モジユロ）に到達するまでに要す
る時間は、第１３図Ａ，Ｂに示す様に前者の方が
短く後者の方が長くなる。従つて、加算器４６の
加算値（qD１＋qF）又は（qD２＋qF）は、第
１３図Ａ，Ｃに示す様に累算器３の累算値qFが
最大累算値に到達する周期Ｔよりも短い周期
T′でその最大加算値に到達する。この結果、楽
音波形発生器４７が出力する第２楽音波形信号
MW２は、楽音波形発生器４８が出力する第１楽
音波形信号MW１よりも周波数が高い楽音波形信
号となる。この、両楽音波形信号MW１，MW２
が加算器４９で加算され新たな楽音波形信号MW
に変換された後、Ｄ／Ａコンバータ１０を介して
サウンドシステム１１から楽音として発生される
ため、この発生楽音には適宜のコーラス効果が付
与される事になる。

(ロ) スイツチSW２の可動接点Ｐが固定接点ｃに
投入設定されている場合 この場合には、鍵盤部である鍵が押鍵されると
鍵盤回路１の押下鍵に対応する１本の出力線から
論理値“１”が出力され、この論理値“１”が第
２楽音波形形成装置１０２の周波数情報メモリ４
１に入力される。周波数情報メモリ４１の各アド
レスには、前記した様に各鍵の音高に対応する適
宜の周波数情報F′がそれぞれ記憶されているた
め、この周波数情報メモリ４１は押下鍵に対応す
る周波数情報F′を出力する。従つて、スイツチ
SW２の可動接点Ｐを固定接点ｃに投入設定した
場合には、この周波数情報F′がスイツチSW２を
介して累算器４４に入力される。累算器４４は、
この周波数情報F′をクロツクパルスφのタイミ
ングに応じて順次累算し、その累算値qF′（ｑ＝
１，２，３，…）をスイツチSW１を介して加算
器４６の入力端子Ａに出力する。加算器４６の入
力端子Ｂには第１楽音波形形成装置１０１の累算
器３から累算値qFが入力されているため、加算
器４６は加算値（qF′＋qF）を出力する。

ここで、周波数情報メモリ４１に記憶されてい
る各周波数情報F′は通常周波数情報メモリ２に
記憶されている周波数情報Ｆよりも小さな値であ
るため、累算器３の累算値qFがその最大累算値
に達するのに要する時間と累算器４４の累算値
qF′がその最大累算値に到達するまでに要する時
間は、前記した(イ)の場合と同様に（第１３図Ａ，
Ｂ参照）前者の方が短く、後者の方が長くなる。
また、前記した様に、累算器３の最大累算値と累
算器４４の最大累算値と加算器４６の最大加算値
（モジユロ）は同一の値に設定されているため、
加算器４６の出力する加算値（qF′＋qF）はこの
最大値を越えることがない。従つて、加算器４６
の加算値（qF′＋qF）は、前記した(イ)の場合と同
様に（第１３図Ａ，Ｃ参照）累算器３の累算値
qFがその最大累算値に到達する周期Ｔよりも短
い周期T′でその最大加算値（モジユロ）に到達
する。この周期T′は、周波数情報メモリ４１か
ら出力される周波数情報F′が押下鍵によつて異
なるため、各鍵毎に異なる値となる。従つて、第
２楽音波形形成装置１０２の楽音波形発生器４７
が出力する第２楽音波形信号MW２は、第１楽音
波形形成装置１０１の楽音波形発生器４８が出力
する第１楽音波形信号MW１よりも周波数が高い
楽音波形信号となり、しかもこの周波数は押下さ
れた鍵毎に異なる値になる。この両楽音波形信号
MW１，MW２が加算器４９で加算され新たな楽
音波形信号MWに変換された後、Ｄ／Ａコンバー
タ１０を介してサウンドシステム１１から楽音と
して発音される。上記した第２楽音波形信号MW
２の周波数の特徴から明らかな様に、この場合に
は各鍵毎に程度の異なるコーラス効果が付与され
た楽音が発音される。

(ハ) スイツチSW２の可動接点Ｐが固定接点ｄに
投入設定されている場合 この場合には、前記(ロ)の場合と同様に押鍵と同
時に押下鍵に対応する周波数情報F′が周波数情
報メモリ４１から読み出され、これと同時にパラ
メータ発生器４２が鍵盤回路１から出力されるキ
ーオン信号KONを受けて時間変化するパラメー
タ信号Ｄ（ｔ）を出力する。この周波数情報
F′とパラメータ信号Ｄ（ｔ）とが乗算器４３で
互いに乗算されその乗算値F′D（ｔ）がスイツチ
SW２を介して累算器４４に入力される。累算器
４４はクロツクパルスφのタイミングでこの乗算
値F′D（ｔ）を順次累算し、累算値qF′D（ｔ）
（ｑ＝１，２，３，…）を出力する。この累算値
qF′D（ｔ）はスイツチSW１を介して加算器４６
の入力端子Ａに入力され、更に加算器４６の入力
端子Ｂには第１楽音波形形成装置１０１の累算器
３の累算値qFが入力されているため、累算器４
６は加算値（qF′D（ｔ）＋qF）を出力する。こ
こで、前記した様に周波数情報メモリ４１に記憶
されている各周波数情報F′は通常周波数情報メ
モリ２に記憶されている周波数情報Ｆよりも小さ
な値であり、更に時間変化するパラメータ信号Ｄ
（ｔ）は通常小さな値であるため、累算器３の累
算値qFがその最大累算値に達するのに要する時
間と累算器４４の累算値（qF′D（ｔ））が最大累
算値に到達するまでに要する時間は、前記した
(イ)、(ロ)の場合と同様に（第１３図Ａ，Ｂ参照）前
者の方が短く、後者の方が長くなる。また、前記
した様に、累算器３の最大累算値と累算器４４の
最大累算値と加算器４６の最大加算値は同一の値
に設定されているため、加算器４６の出力する加
算値（qF′D（ｔ）＋qF）はこの最大値（モジユ
ロ）を越えることがない。従つて、加算器４６の
加算値（qF′D（ｔ）＋qF）は、前記した(イ)、(ロ)
の場合と同様に（第１３図Ａ，Ｃ参照）累算器３
の累算値qFがその最大累算値に到達する周期Ｔ
よりも短い周期T′でその最大加算値に到達す
る。この周期T′は、周波数情報メモリ４１から
出力される周波数情報F′が押下鍵によつて異な
るため、各鍵毎に異なる値となる。更に、パラメ
ータ信号Ｄ（ｔ）が時間と共に変化するため、こ
の周期T′も時間と共に変化するものになる。従
つて、第２楽音波形形成装置１０２の楽音波形発
生器４７が出力する第２楽音波形信号MW２は、
第１楽音波形形成装置１０１の楽音波形発生器４
８が出力する第１楽音波形信号MW１よりも周波
数が高い楽音波形信号となり、しかもこの周波数
は押下された鍵毎に異なる値になり、更に時間の
経過と共に変化する。この両楽音波形信号MW
１，MW２が加算器４９で加算され新たな楽音波
形信号MWに変換された後、Ｄ／Ａコンバータ１
０を介してサウンドシステム１１から楽音として
発音される。上記した第２楽音波形信号MW２の
周波数の特徴から明らかな様に、この場合には各
鍵毎に程度が異なり、更に時間変化するコーラス
効果が付与された楽音が発音される。

以上の説明から明らかな様に、この発明の第３
の実施例によれば従来の電子楽器と比較して大幅
に乗算器や加算器等の演算回路を減少させ、しか
も発生楽音にコーラス効果等の楽音効果を付与で
きる電子楽器を安い価格で提供する事ができる。

第１４図Ａ〜Ｇ及び第１５図Ａ〜Ｇは、それぞ
れこの発明に係る楽音信号発生装置から発生され
る楽音波形信号に含まれる倍音数を変化させ、
種々の楽音波形信号を発生させる場合の一例を示
すものである。即ち、第１４図Ａ，Ｂに示す様な
押下鍵の音高に相当する周波数のパルス列信号ｐ
１，ｐ２を形成し、この両パルス列信号ｐ１，ｐ
２を用いて押鍵に伴つて発生されるエンベロープ
波形信号をゲーテイングし、このゲーテイングに
より形成されたエンベロープの付与された楽音波
形信号をパルス列信号ｐ２のタイミングで正から
負に反転させると、第１４図Ｃに示す楽音波形信
号MW１が形成される。これは第４図に示したこ
の発明の第１の実施例によつて実現されるもので
ある。尚、第１４図Ｃでは横軸として非常に短い
時間を単位しており、この様な微小時間内ではエ
ンベロープ波形の波高値はほとんど変化しないた
め、第１４図Ｃに示す楽音波形信号MW１の瞬時
値の最大値は一定のものとして示されている。

また、第１４図Ｄ，Ｅに示す様な押下鍵の音高
に相当する周波数のパルス列信号ｐ１′，ｐ２′を
形成し、この両パルス列信号ｐ１′，ｐ２′に基づ
き押鍵と同時に発生されるエンベロープ波形信号
をゲーテイングし、次にこのゲーテイングにより
形成されたエンベロープの付与された楽音波形信
号をパルス列信号ｐ２′の論理値“１”のタイミ
ングで正から負に反転させると第１４図Ｆに示す
楽音波形信号MW２が形成される。この楽音波形
信号MW２も前記した楽音波形信号MW１と同様
に第４図に示したこの発明の第１の実施例によつ
て実現されるものである。尚、第１４図Ｆは第１
４図Ｃと同一の時間軸を有しているため、前記し
た第１４図Ｃの楽音波形信号MW１の場合と同様
に第１４図Ｆに示す楽音波形信号MW２の振幅の
最大値及び最小値は一定のものとして示されてい
る。

この様な第１４図Ｃ及びＦに示す楽音波形信号
MW１，MW２を加算すると、第１４図Ｇに示す
様な新たな楽音波形信号MWが形成される。この
新たな楽音波形信号MWは正弦波状に変化するた
め、この楽音波形信号MWからは比較的倍音数の
少ない楽音が得られる。尚、実際に第１４図Ｇに
示す様な楽音波形信号MWを合成する場合には、
第１２図に示す第３の実施例においてその第１楽
音波形形成装置１０１の楽音波形発生器４８及び
第２楽音波形形成装置１０２の楽音波形発生器４
７として、第４図に示すパルス信号形成回路４，
５、エンベロープ波形発生器６、排他オア回路
７、ゲート回路８及び振幅変換器９から成る回路
を用いればよい。

また、第１５図Ａ，Ｂに示す様な押下鍵の音高
に相当する周波数のパルス列信号ｐ１，ｐ２を形
成し、この両パルス列信号ｐ１，ｐ２に基づき押
鍵と同時に発生させるエンベロープ波形信号をゲ
ーテイングし、次にこのゲーテイングにより形成
されたエンベロープの付与された楽音波形信号を
パルス列信号ｐ２の論理値“１”のタイミングで
正から負に反転させると、第１５図Ｃに示す様な
楽音波形信号MW１が形成される。この楽音波形
信号MW１は第４図に示したこの発明の第１の実
施例により実現されるものである。また、１５図
Ｃは前記した第１４図Ｃ，Ｆの場合と同様に、横
軸として非常に短い時間を単位としている。

また第１５図Ｄ，Ｅに示す様な押下鍵の音高に
相当する周波数のパルス列信号ｐ１′，ｐ２′を形
成し、この両パルス列信号ｐ１′，ｐ２′に基づき
押鍵と同時に発生されるエンベロープ波形信号を
ゲーテイングし、次にこのゲーテイングにより形
成されたエンベロープの付与された楽音波形信号
をパルス列信号ｐ２′の論理値“１”のタイミン
グで正から負に反転させると第１５図Ｆに示す楽
音波形信号MW２が形成される。この楽音波形信
号MW２も前記した楽音波形信号MW１と同様に
第４図に示したこの発明の第１の実施例によつて
実現されるものである。尚、第１５図Ｆは第１５
図Ｃと同一の時間軸を有している。

この様な第１５図Ｃ及びＦに示す楽音波形信号
MW１，MW２の加算すると、第１５図Ｇに示す
様な新たな楽音波形信号MWが形成される。この
新たな楽音波形信号MWは鋸歯状波状に変化する
ため、この楽音波形信号MWからは倍音数の多い
楽音が得られる。尚、実際に第１５図Ｇに示す様
な楽音波形信号MWを合成する場合には、前記し
た第１４図Ｇに示す楽音波形信号MWを合成する
場合と同様に、第１２図に示す第３の実施例にお
いて楽音波形発生器４８及び楽音波形発生器４７
として、第４図に示すパルス信号形成回路４，
５、エンベロープ波形発生器６、排他オア回路
７、ゲート回路８及び振幅変換器９から成る回路
を用いればよい。

尚、この発明が前記した様にエンベロープ波形
信号EVを発生すべき楽音の周波数に等しい周波
数を有する複数のパルス列信号（パルス信号ｐ
１，ｐ２等）の論理合成出力によりゲーテイング
し、更に必要に応じてその瞬時値の正負を上記複
数のパルス列信号をもとにして適宜変換するとい
う特徴を有していることから、この発明の楽音信
号発生装置において合成される楽音波形信号MW
は第８図Ｂや第１４図Ｇ、第１５図Ｇに示す様に
ステツプ状に変化するという特徴を有している。
この様にステツプ状に変化する楽音波形信号MW
をＤ／Ａコンバータ１０を介してサウンドシステ
ム１１から発音すると、いわゆる折返し雑音が生
じ易く、これを除去することが望まれる。この折
返し雑音とは、楽音波形信号MWのデータレート
（サンプリング周波数ともいい、１秒間にデータ
が変化する回数に相当するものである。）をｓ
とすると、楽音波形信号MW中に含まれる各種周
波数成分のうちｓ／２以上の周波数成分が周波
数ｓ／２を対称中心として折り返され、この折
り返された低い周波数成分が雑音になる事をい
う。この様な折り返し雑音を除去するためには、
第１６図に示す様なスローブ変換回路５０により
楽音波形信号MWを処理し、その後Ｄ／Ａコンバ
ータ１０を介してサウンドシステム１１から発音
させる様にすればよい。即ち第４図及び第１２図
に示す第１及び第２の実施例においては、振幅変
換器９とＤ／Ａコンバータ１０の間にスローブ変
換回路５０を挿設し、第１４図に示す第３の実施
例の場合には加算器４９とＤ／Ａコンバータ１０
の間にスローブ変換回路５０を挿設すればよい。

次にこのスローブ変換回路５０について説明す
る。第１６図に示す様に10ビツトの楽音波形信号
MWが比較器５１の第１の入力端子Ａに入力され
ており、第２の入力端子Ｂにはアツプダウンカウ
ンタ５２の出力する10ビツトの変換楽音波形信号
MW′（カウンタ５２の計数値）が入力されてい
る。比較器５１は入力端子Ａに入力される楽音波
形信号MWと入力端子Ｂに入力される変換楽音波
形信号MW′のデイジタルデータ値の大小を比較
し、MW＞MW′の場合には第１の出力端子０１か
ら論理値“１”を出力し、MW＜MW′の場合には
第１の出力端子０１から論理値“０”を出力し、
MW＝MW′の場合に限つて第２の出力端子０２か
ら論理値“１”を出力する様に構成されている。
比較器５１の第１の出力端子０１はアツプダウン
カウンタ５２のアツプダウン指定入力端子Ｕ／Ｄ
に接続されており、第２の出力端子０２はカウン
ト停止指令入力端子CSに接続されている。アツ
プダウンカウンタ５２の計数入力端子Ciには発
振器５３の出力するクロツクパルスφ′が入力さ
れている。アツプダウンカウンタ５２は、カウン
ト停止指令入力端子CSに論理値“１”が入力さ
れると、この計数動作を停止する。また、カウン
ト停止指令入力端子CSに論理値“０”が入力さ
れている状態でアツプダウン指定入力端子Ｕ／Ｄ
に論理値“１”が入力されている場合には、アツ
プダウンカウンタ５２はアツプモードにセツトさ
れ計数入力端子Ciに入力されるクロツクパルス
φ′を順次カウントアツプする。また、カウント
停止指令入力端子CSに論理値“０”が入力され
ている状態でアツプダウン指定入力端子Ｕ／Ｄに
論理値“０が入力されている場合には、アツプダ
ウンカウンタ５２はアツプモードにセツトされ計
数入力端子Ciに入力されるクロツクパルスφ′を
順次カウントダウンする。この、アツプダウンカ
ウンタ５２はその計数値を10ビツトの変換楽音波
形信号MW′として出力し、前記した様にこの変
換楽音波形信号MW′が比較器５１の入力端子Ｂ
に入力されている。尚、発振器５３の出力するク
ロツクパルスφ′の発振周波数は、楽音波形信号
MWの変化周波数よりも十分に高いものとする。

以上の構成を有するこのスローブ変換回路の動
作について次に説明する。

即ち、第１７図Ａに示す様に楽音波形信号MW
がステツプ状に増加する場合には、第１７図Ａに
示す時刻ｔ１において比較器５１の第１の出力端
子０１から論理値“１”が出力され第２の出力端
子０２から論理値“０”が出力される。従つて、
アツプダウンカウンタ５２のカウント停止指令入
力端子CSに論理値“０”が入力され、アツプダ
ウン指定入力端子Ｕ／Ｄに論理値“１”が入力さ
れる。このため、アツプダウンカウンタ５２はア
ツプモードに設定され、その計数入力端子Ciに
入力されているクロツクパルスφ′を順次カウン
トアツプし、その計数値を順次増大させる。アツ
プダウンカウンタ５２はこの計数値を10ビツトの
変換楽音波形信号MW′として出力する。この変
換楽音波形信号MW′はアツプダウンカウンタ５
２のカウントアツプ動作に伴つてしだいに大きな
値になり、やがて第１７図Ａに示す時刻ｔ２にお
いて楽音波形信号MWの値と等しい値になる。こ
の時比較器５１は出力端子０２から論理値“１”
を出力し、アツプダウンカウンタ５２はこの論理
値“１”をカウント停止指令入力端子CSで受け
計数動作を一時停止する。

第１７図Ｂに示す様に楽音波形信号MWがステ
ツプ状に減少する場合には、第１７図Ｂに示す時
刻t′１において比較器５１は出力端子０１及び０
２から論理値“０”を出力する。これによつてア
ツプダウンカウンタ５２のアツプダウン指定入力
端子Ｕ／Ｄとカウント停止指令入力端子CSに共
に論理値“０”が入力されるため、アツプダウン
カウンタ５２はダウンモードに設定される。従つ
て、アツプダウンカウンタ５２は計数入力端子
Ciに入力されているクロツクパルスφ′を順次カ
ウントダウンし、その計数値を順次減少させる。
この計数値が変換楽音波形信号MW′として比較
器５１の入力端子Ｂに入力され、第１７図に示す
時刻t′２において楽音波形信号MWの値と等しい
値になると、比較器５１は出力端子０２から論理
値“１”を出力し、アツプダウンカウンタ５２は
この論理値“１”をカウント停止指令入力端子
CSに受け計数動作を一時停止する。

以上の説明から明らかな様に、第１６図に示す
スローブ変換回路５０を用いると急激に変化する
楽音波形信号MWがゆるやかに変化する変換楽音
波形信号MW′に変換され、これによつて折り返
し雑音の少ない楽音を得る事ができる。特に、高
い音高の鍵が押下された場合には内部で発生され
る楽音波形信号MWの変化速度が速くなるため、
このスローブ変換回路５０は特に有効に作用し、
折り返し雑音を大幅に低減させる効果を有する。

【図面の簡単な説明】

第１図はこの発明で用いる基本的なパルス列信
号ｐ１，ｐ２，ｐ３を示す波形図、第２図は第１
図に示したパルス列信号ｐ３のスペクトラムエン
ベロープを示す波形図、第３図はこの発明で用い
る基本的なパルス列信号ｐ１，ｐ２，ｐ３の他の
例を示す波形図、第４図はこの発明の第１の実施
例を示すブロツク図、第５図Ａ，Ｂは第４図に示
した第１の実施例におけるパルス信号形成回路
４，５の一例を示す回路図、第６図は第４図に示
した第１の実施例の動作状態を示すタイミングチ
ヤート、第７図はエンベロープ波形信号EVの一
例を示す波形図、第８図Ａは第４図に示した第１
の実施例におけるゲート回路８から出力される楽
音波形信号MW＊の一例を示す波形図、第８図Ｂ
は第４図に示した第１の実施例によつて得られる
楽音波形信号MWの一例を示す波形図、第９図は
第４図に示した第１の実施例の変形実施例で用い
る加算器を示すブロツク図、第１０図はこの発明
の第２の実施例を示すブロツク図、第１１図は第
１０図に示した第２の実施例の動作状態を示すタ
イミングチヤート、第１２図はこの発明の第３の
実施例を示すブロツク図、第１３図Ａ，Ｂ，Ｃは
第１２図に示した第３の実施例の動作状態を説明
するための波形図、第１４図、第１５図はそれぞ
れこの発明の楽音信号発生装置において発生され
る楽音波形信号の他の例を示す波形図、第１６図
は上記各実施例において折り返し雑音を除去する
ため設けられるスロープ変換回路の一例を示すブ
ロツク図、第１７図Ａ，Ｂは第１６図に示したス
ロープ変換回路の動作を説明するための波形図で
ある。 符号の説明、２，４１…周波数情報メモリ、
３，４４…累算器、４，５，２４，２５，２６，
２７…パルス信号形成回路、６…エンベロープ波
形発生器、７，３０…排他オア回路、８…ゲート
回路、９…振幅変換器、２１，２２，４６，４９
…加算器、２３…減算器、２８，２９…オア回
路、３１〜３３，４２，４５…パラメータ発生
器、４７，４８…楽音波形発生器、SW１，SW
２…スイツチ、１０１…第１楽音波形形成装置、
１０２…第２楽音波形形成装置。

Claims (1)

1. 【特許請求の範囲】 １ 発生すべき楽音信号の周波数に各々等しい周
   波数を有するとともに互いに所定の位相差を有す
   る第１及び第２のパルス列信号を発生するパルス
   列信号発生手段と、 前記第１及び第２のパルス列信号を論理和合成
   して単一のパルス列信号を出力する論理和合成手
   段と、 発生すべき楽音信号のエンベロープを表すエン
   ベロープ波形信号を発生するエンベロープ波形信
   号発生手段と、 前記エンベロープ波形信号を前記論理和合成手
   段から出力される単一のパルス列信号によりゲー
   テイングして出力するゲート手段と、 前記ゲート手段からの出力信号の極性を前記第
   １のパルス列信号により反転する極性反転手段と
   を備えたことを特徴とする楽音信号発生装置。