JPS6152477B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は楽音波形を決定する１組の基本となる
主データを算出し、該データをバツフアメモリに
移し、これを高速クロツクで繰返し読み出し、低
速のクロツクでサンプリングすることにより楽音
周波数に変換した後、楽音波形を得る複音式電子
楽器に関するものである。 最近の電子楽器における新規なデジタル波形発
生方式として本出願人の提案に係る特開昭52−
27621号においてその基本的発生方式が述べられ
ている。その特徴は時間的に変化する波形の合成
を行なう複音式電子楽器であり、楽音に変換され
るデータを供給するために計算サイクルと負荷
（または転送）サイクルが繰り返しかつ独立的に
行なわれるようにし、該計算サイクルの期間に記
憶された高調波係数の組を使用して離散的フーリ
エ演算を行なうことによつて主データの組が作ら
れる。その計算速度はいかなる楽音周波数とも関
係しない速度で行なわれる。 この電子楽器では連続的スライド調整形式のフ
オルマントフイルタによつて得られる楽音的効果
を発生せるため、直交関数の振幅を時間変化させ
る機能を有している。高調波係数と直交関数はデ
ジタル形式で記憶され計算もデジタル的に行なわ
れ、計算の終了時に主データの組が作り出され一
時的にデータレジスタの中に記憶される。 計算サイクルに続いて負荷サイクルが始まり、
主データの組を読み出し書き込みメモリ群に転送
する。各メモリに対する転送は同期ビツトの検出
により始められるが、これは主クロツク周波数と
は非同期の周波数・Ｎのクロツクによりタイミ
ングがとられる。ここでは１つのメモリに割り
当てられた特定の楽音周波数を示し、Ｎは主デー
タセツトの語数とし楽音波形の高調波最大次数の
２倍以上の値をとる。負荷サイクルはメモリにす
べての内容が書き込まれた時に終了し、そしてこ
の時点で新しい計算サイクルが開始される。楽音
は計算サイクルおよび負荷サイクルの間も何等影
響されることなく発生が続けられる。 以上簡単に説明したように、この方式における
負荷サイクル時間は一意的にその特定の楽音周波
数と同期ビツトの検出時間によつて決定される。
たとえば＝60Hz，Ｎ＝64ワードとすれば転送時
間は１／Ｎ×Ｎ＝１／６０＝1.67ミリ秒を要し、同期
ビツ ト検出時間も最大で転送時間と同じ16.7ミリ秒を
要することになる。いま、一つの計算装置を有
し、その計算時間を無視したとしても、低音部平
均周波数＝100Hzとした場合10鍵分の負荷サイ
クルに要する時間は転送時間と同期ビツト検出時
間より成り、最大で１／１００×10×２＝200ミリ秒を
要 し、最小でも100ミリ秒必要である。このため多
数の音が同時に発音される場合、その遅れ時間は
十分感知でき耳ざわりとなる。また時間的音色変
化についても全く離散的なものとなり、その効果
がなくなるばかりでなく却つて耳ざわりなものと
なる欠点を有する。 本発明は上述の欠点を除去するもので、その目
的は高速の負荷サイクルを実現するとともに発音
の応答性と音色の時間的変化を最高な速度で行な
わせるようにした電子楽器を提供することであ
る。 前記目的を達成するため、本発明の電子楽器
は、楽音波形を決定する主データセツトをマスタ
クロツクにより所定の計算期間に計算する楽音波
形計算装置、該計算された主データセツトを一時
記憶しておく第１の記憶装置、該第１の記憶装置
のＮ語の主データセツトをマスタクロツクに対し
非同期で楽音周波数に対しＮ・（Ｎ−Ｍ）（Ｍ＝
±０，１，２，…）の高速クロツクで読み出しさ
らに読み出しに同期しながら一時記憶するシフト
レジスタより成る第２の記憶装置、該第２の記憶
装置から主データセツトを前記高速クロツクで周
期的に読み出し周期データを出力する手段、該手
段の出力の周期データに対し位相角の変位する
×（Ｎ−Ｍ）なる低速サンプリングクロツクを発
生させる手段、該低速サンプリングクロツクによ
り前記周期データをサンプリングし所望の楽音周
期波形に変換する周波数変換装置、および該周波
数変換装置より出力された情報から楽音波形を得
るための装置を具えることを特徴とするものであ
る。 以下本発明を実施例につき詳述する。 本発明の原理は、主データセツトなるものを主
レジスタからチヤンネルレジスタに転送する速度
およびチヤンネルレジスタの読み出し速度を特定
の楽音周波数に関係した高速クロツクにより行な
い、この出力の周期データに対し位相角の変化す
る低速サンプリングクロツクを発生し、これから
周波数変換装置により楽音周期波形を得ようとす
るものである。 その第１の方法としては、楽音周波数、主デ
ータセツトの語数Ｎに対し、・Ｎ・（Ｎ−１）
または・Ｎ・（Ｎ＋１）の高速クロツクで負荷
サイクルおよび読み出しを行ない、・（Ｎ−
１）または・（Ｎ＋１）の速度でサンプリング
することにより、・Ｎなる周波数のデータを得
ることができる。この時Ｎ−１を使用した時デー
タは逆順でサンプリングされ、Ｎ＋１の時はデー
タは同順でサンプリングされる。しかし逆順であ
つても同順であつても音色に与える影響のないこ
とは一般によく知られている。ここで、＝2K
Hz，Ｎ＝64とすれば・Ｎ・（Ｎ−１）＝8.064M
Hzとなる。しかし＝2KHzにおいては８倍音ま
でしか必要でないことからフイート率の変換を行
ない、７オクタープにおいては８フイートのもの
を２フイートとして計算することにより、４周期
分の波形を主データセツトとし、読み出しクロツ
クを１／４に低下することができる。すなわち読し出 し速度は2MHzとなる。同様に６オクターブにお
いては８フイートのものを４フイートとして計算
する。これにより２オクターブの８フイートに対
しては１／６０×６４＝0.26ミリ秒となり、従来のもの
に 比べて64倍となる。つまり10チヤンネル同時でも
負荷サイクルは最大3.12ミリ秒となる。 第２の方法として、主データセツトを半周期と
して、・Ｎ・Ｎの高速クロツクで読み出し、
・（Ｎ＋１），・Ｎ，・（Ｎ−１），・Ｎの
タイミングをそれぞれＮ−１，１，Ｎ−１，１回
繰り返しサンプリングすることによつて・Ｎな
る楽音データを得る。ここでも前記と同様、６オ
クターブ以上のものについてはフイート律変換を
行なつて高調波抑止を行ない、さらに４オクター
ブ以下のものに対しては・Ｎなるタイミングを
２〓−１回（αは５オクターブからの差）づつ入
れることによつて、読み出しおよび負荷サイクル
速度を５オクターブ目の楽音周波数_０に対し
_０・Ｎ・Ｎで行なうことができる。これにより読
み出しおよび負荷サイクル速度は1MHz10チヤン
ネル分の全負荷サイクルは最大0.06ミリ秒とする
ことができる。 以上は変化するサンプリング速度・（Ｎ＋
１），・（Ｎ−１）を用いたが、これを一般化し
て・（Ｎ＋Ｍ），・（Ｎ−Ｍ）（Ｍ＝±０，１，
２，……）として適用することも可能である。 第１図は本発明における電子楽器の全体ブロツ
ク図である。同図において、鍵盤１の押鍵情報は
コード化され、複数の発音チヤンネルたとえば10
チヤンネルのチヤンネル割当て処理装置
（CAP）２において発音すべきチヤンネルに割り
当て処理が行なわれる。これより出力されるオ
ン・オフ情報はエンベロープ発生装置（EG）５
へ、キーコードKCは電圧制御発振器（VCO）群
４へ送出され、所要のエンベロープ波形および楽
音に関係したノートクロツクが発生される。また
これらエンベロープ発生装置５と電圧制御発振器
群４は各々10チヤンネル用意されている。 次に発音すべきチヤンネルの要求に従つて１チ
ヤンネルづつ処理するため、キーコードKCを実
行制御装置３に入力し、楽音波形計算装置７にお
ける計算サイクルと主レジスタ８にセツトされた
主データセツトを要求されたチヤンネルにデータ
を転送する負荷サイクルの実行上のタイミングを
制御する。 チヤンネル割当て処理装置２において、発音状
態であるチヤンネルに関して主データセツトは
次々にチヤンネルレジスタ群９の中の各チヤンネ
ルレジスタ９−１〜９−１０に転送されるのであ
るが、まず実行制御装置３は要求されているチヤ
ンネルを検出し、次に楽音波形計算装置７におい
て計算サイクルに入るように動作する。この楽音
波形計算装置７は音色タブレツトスイツチ６の情
報と鍵情報およびその他の情報とにより適切な波
形を算出する。ここで楽音波形計算装置７の計算
プログラムおよび計算手段はとくに限定されない
が高調波抑止の容易性、フイート律変換の観点か
らフーリエ変換による楽音合成方式が適当であ
る。次にこの計算結果は一旦主レジスタ８に記憶
される。この時計算サイクルにおける実行演算ク
ロツクは楽音周期に無関係なできる限り高速なク
ロツクが使用される。次に主レジスタ８に主デー
タセツトがセツトされたならば、要求されたチヤ
ンネルレジスタ９−１〜９−１０の何れかの同期
ビツトSSを検出し直ちに楽音周波数，主デー
タセツトの語数Ｎに対して・Ｎ・Ｎに相当する
転送用の非同期クロツクに切り換えられ、要求チ
ヤンネルのチヤンネルレジスタに主データセツト
が転送される。これが完了されると、次に要求さ
れるチヤンネルに対する負荷動作に移る。このよ
うに計算サイクルと負荷サイクルを繰り返し、
次々に適切な主データセツトを各チヤンネルレジ
スタ９−１〜９−１０に転送していく。転送の完
了した各チヤンネルレジスタ９−１〜９−１０は
続いて高速クロツク・Ｎ・Ｎにより繰り返し読
み出され、周波数変換回路群１０内の各周波数変
換回路１０−１〜１０−１０に入力する。この周
波数変換回路１０−１〜１０−１０は低速のクロ
ツク・（Ｎ−Ｍ）によりサンプリングすること
により、・Ｎなる楽音周波数データを出力す
る。この情報はDA変換器群１１の各DA変換器１
１−１〜１１−１０により・Ｎなる楽音周波数
データを出力する。この各DA変換器１１−１〜
１１−１０ではDA変換された情報がエンベロー
プ発生器５から出力される対応するエンベロープ
信号と乗算され、10チヤンネルの信号が合成され
音響システム１２に入力する。 第２図は第１図で示される楽音波形計算装置７
の計算サシクルを主レジスタ８、チヤンネルレジ
スタ９との間の主データセツトの負荷サイクルま
たは転送サイクルを実行制御する実行制御装置３
における動作のフローチヤートである。 まず、チヤンネル番号をＫとすれば第１チヤン
ネルＫ＝１の発音状態を検出し、発音中であれば
そのチヤンネルにおける音色データとキーデータ
を入力し、適切な基本波形を計算すべく、計算サ
イクルに移る。次にこの計算結果である主データ
セツトは主レジスタ８に自動的に記憶される。こ
の時の動作クロツクは楽音周波数とは関係しない
最も高いクロツクが使用される。以上の計算サイ
クルが終了すると負荷サイクルに移り、次にチヤ
ンネルレジスタ９−１から出力される同期ビツト
SSの検出に移る。同期ビツトSS＝１が検出され
ると同時に、転送用のクロツクは楽音周波数に関
係する・Ｎ・Ｎで表わされる高速クロツクに切
り換えられ、主レジスタ８内にある主データセツ
トをチヤンネルレジスタ９−１に転送する転送サ
イクルに移る。転送が終了すると、Ｋ＝Ｋ＋１と
し第２チヤンネルの発音状態を検出し、発音中で
ある時前記と同様の動作をする。発音中でない時
Ｋ＝Ｋ＋１とし、次の第３チヤンネルの発音状態
を検出する。このように次々と発音中であるチヤ
ンネルレジスタ９−１〜９−１０に適切な主デー
タセツトを転送し続ける。Ｋが１０を超えた場合
には当初の状態に戻る。 第３図ａ〜ｃはチヤンネルレジスタ群９の読み
出しと関連する周波数変換回路群１０による周波
数変換方式の説明図である。 第３図ａイは１周期Ｎ＝10語で記憶された各チ
ヤンネルレジスタ９−１〜９−１０の楽音周波数
に対し・Ｎ（Ｎ−１）のクロツク周波数で読
み出し、波形を関数Ｆ（２πＸ／Ｎ）で表わすとＸ＝ １，１，２，３，４，５，６，７，８，９にそれ
ぞれ対応し＝０，７，10，８，３，０，−３，−
８，−10，−７に相当する値が得られるものとす
る。この波形を同図ａロで示すように、周波数変
換回路１０−１〜１０−１０において（Ｎ−１）
回に１回すなわち・（Ｎ−１）のクロツク周波
数でサンプリングすると、同図ａハの・Ｎの出
力波形が得られる。この出力波形はチヤンネルレ
ジスタ９−１〜９−１０から読み出される波形に
対し＝０，−７，−10，−８，−３，０，３，８，
10，７となり逆順序となつているが音色的には問
題のないことはよく知られており、また同順序に
するにはチヤンネルレジスタ９−１〜９−１０の
内容を逆順序にしておけばよい。 同図ｂは同図ａイの波形を同様の手順を用い、
同図ａと異なる点は同図ｂイに示すように周波数
変換回路１０−１〜１０−１０において（Ｎ＋
１）回に１回すなわち・（Ｎ＋１）のクロツク
周波数でサンプリングすることである。同図ｂロ
はその出力波形である。 同図ｃイ〜ホは同図ａ、ｂとは異なる方式によ
るチヤンネルレジスタ群９の読み出しと周波数変
換回路群１０のサンプリングタイムおよび出力波
形を示す。 同図ｃイは半周期Ｎ＝５で記憶されたチヤンネ
ルレジスタ９−１〜９−１０の楽音周波数に対
し、・Ｎ・Ｎで読み出し、波形を関数Ｆ
（π（２ｘ＋１）／Ｎ）で表わすとＸ＝０，１，２，３
，４ にそれぞれ対応し、＝３，８，10，４，１に相
当する値が得られるものとする。この波形を同図
ｃロにおいて、サンプリング（TS）で示すよう
に、まず(1)（Ｎ−１）回・（Ｎ＋１）のタイミ
ングクロツクつまり（Ｎ＋１）回に１回のタイミ
ングでサンプリングし、次に(2)１回・Ｎのタイ
ミングでサンプリングし、次に(3)（Ｎ−１）回
・（Ｎ−１）のタイミングでサンプリングし、
さらに(4)１回・Ｎのタイミングでサンプリング
する。同図ｃロは上記(1)〜(4)を繰り返し行なうこ
とによつて得られる波形とそのタイミングであ
る。同図ｃハは・Ｎの同期ビツト（SS）を示
すものである。ここで同図ｃハの・Ｎのタイミ
ングでサンプリングする時同図ｃロの(2)に対し同
図ｃニに示すように、サインビツト（SB）を
“１”とし、出力データの補数をとり、上記(4)の
時サインビツト（SB）を“０”とし出力データ
の正相をとることにより同図ｃホの２・Ｎの周
波数を得ることができる。 第４図は第３図ａの周波数変換方式をを実現す
るための周波数変換回路の具体例である。 同図において、第１図のチヤンネルレジスタ９
はデータセレクトゲート９１とチヤンネルレジス
タ部９２より構成され、チヤンネルレジスタ部９
２より出力される同期ビツトSSの検出により転
送サイクルが開始されると、実行制御装置３より
転送サイイクル中“１”となる信号TSがデータ
セレクトゲート９１に入力し、主データセツト
（MDS）がクロツクφの速度でチヤンネルレジス
タ部９２に入力される。このチヤンネルレジスタ
部９２はＮ語のシフトレジスタにより構成されて
いる。またクロツクφは楽音周波数に対し、
・Ｎ・（Ｎ−１）の速度である。転送が完了す
るとTS信号は“０”となり、チヤンネルレジス
タ部９２は閉ループを形成し、クロツクφにより
繰り返し読み出される。またこのTS信号は（Ｎ
−１）回に１回“１”を出力するリングカウンタ
またはシフトレジスタより構成される（Ｎ−１）
カウンタ１０１により信号PSを出力し、この出
力はANDゲートＡ１にクロツクφとともに入力
する。ANDゲートＡ１の出力はサンプルホール
ド回路１０２によりそのタイミングのデータがラ
ツチされる。この出力はDA変換器１１に入力
し、アナログ楽音波形が得られる。 この構成において（Ｎ−１）カウンタ１０１を
（Ｎ＋１）カウンタに変更し、第３図ｂで示され
る周波数変換方式を得ることは容易である。 さらに＝2KHz，Ｎ＝64とした場合、φ＝
・Ｎ・（Ｎ−１）＝−8.064MHzとなる。そこで
主データセツト計算段階において、たとえば６オ
クターブ以上の楽音に対してフイート律変換を行
なうことにより約2MHzまで低下させることが可
能である。 また主データセツトの語数、最高周波数を制限
することにより、さらに低下させることが可能で
ある。 第５図は異なる周波数変換回路を２つ以上もつ
ことにより、２ノート以上発生させ、アンサンブ
ル効果を与えるための具体回路である。主な動作
は第４図で説明したものと同様であり、・Ｎ・
（Ｎ−１）なるクロツクφでチヤンネルレジスタ
部９２を繰り返し読み出し、クロツクφで動作す
る（Ｎ−１）カウンタ１０１とANDゲートＡ
１、サンプルホールド回路１０２で構成される周
波数変換回路により、・Ｎなる楽音周波数デー
タを得る。一方（Ｎ−１）カウンタ１０３と
ANDゲートＡ２、サンプルホールド回路１０４
で構成される周波数変換回路に入力するクロツク
φはANDゲートＡ３に入力する。またアンサン
ブルクロツクECはＤ形フリツプフロツプFF１の
Ｄ端子に入力し、Ｔ端子にはクロツクφを入力
し、ECクロツクとFF１の出力は排他的ORゲー
トEX１に入力し、両エツジトリガ回路を構成
し、この反転出力をANDゲートＡ３に入力し、
ECクロツクによりクロツクφのパルス密度を変
換する。これにより、（Ｎ−１）カウンタ１０３
は・Ｎなるタイミングパルスと・（Ｎ−１）
なるタイミングパルスを発生し、サンプルホール
ド回路１０４は（＋_E）・Ｎ（ただし_Eはア
ンサンブルクロツクECの周波数）なる楽音周波
数を得る。このように２つ以上の異なる周波数デ
ータを加算器１０５で加算し、DA変換器１１で
アナログ変換することによりアンサンブル効果が
得られる。 第６図は第３図ｃの周波数変換方式を実現する
ための周波数変換回路の具体回路例である。 この回路の基本動作は半周期分を記憶したチヤ
ンネルレジスタ９からＮ語を繰り返し読み出し、
この出力を適当なサンプリングクロツクでサンプ
リングすることにより、２・Ｎなる楽音周波数
を得ることである。楽音周波数に対し読み出し
周波数・Ｎ・Ｎとし、この出力データのサンプ
リングタイミングを・Ｎ・Ｎのクロツクに対し
(1)〜(4)ステツプに分け、(1)（Ｎ＋１）回に１回の
タイミングを（Ｎ−１）回、次に(2)Ｎ回に１回の
タイミングを１回、さらに(3)（Ｎ−１）回に１回
のタイミングを（Ｎ−１）回、最後に(4)Ｎ回に１
回のタイミングを１回の(1)〜(4)ステツプのループ
のタイミングパルスにより出力データをサンプリ
ングすることにより、楽音周波数データ・Ｎを
得る。 次に第１表で示されるように、最高オクターブ
周波数を５オクターブ目の_５とし、６オクター
ブ以上に関しては波形計算段階においてフイート
律変換が行なわれ、６オクターブは４フイートと
して５周期、７オクターブでは２フイートとして
４周期の波形が計算される。これにより第１表の
φ_Aで表わされる読み出しクロツクを使用するこ
とにより楽音周波数に変換することができる。

【表】 さらに読み出し速度を速くするため、すなわち
主データセツトの転送サイクルを高速にするため
最高オクターブ_５に対するφ_B＝_５・Ｎ・Ｎ
なる読み出しクロツクを使用するように制限した
場合、周波数変換は次のようにして行なわれる。
すなわち、４オクターブ以下の周波数変換におい
て、サンプリングタイミングの前述の(1)〜(4)ステ
ツプのループにさらに、(5)Ｎ回に１回出力する
(2)，(4)と同様のタイミングパルスのステツプを介
入する。そして４オクターブ目に対しては(1)〜(4)
ステツプにおけるタイミングパルス列に対し交互
にＮ回に１回の(5)のステツプを介入し、３オクタ
ーブに対しては４回に３回(5)のステツプを、２オ
クターブに対しては８回に７回(5)のステツプを介
入させる。これによりφmin＝536KHz、φmax＝
1.01MHzとなり転送サイクルをより高速にするこ
とが可能となる。 次に同図の回路構成と動作を説明する。 同図において、同期ビツトSSが“１”となつ
た時第１図の実行制御回路３より転送サイクルに
入つたことを示す信号TSが“１”となり、クロ
ツクφで主レジスタ８より主データセツト
（MDS）がデータセレクトゲート９１を介して、
Ｎ段シフトレジスタにより構成されるチヤンネル
レジスタ部９２に読み込まれる。この主データセ
ツトは半周期Ｎ語より成り転送完了後、信号TS
が“０”となり閉ループを構成し続けてクロツク
φにより繰り返し読み出される。 まず、サインビツトSBが“０”でANDゲート
Ａ６，Ａ７の出力が“０”であり、また説明を簡
単にするため、５オクターブ目のコードがOCよ
り入りセレクタゲート１１１は常に“１”を出力
しているものとする。その結果ANDゲートＡ１
１が開かれ、タイミング信号PSはANDゲートＡ
１１より１段シフトレジスタ１０７に入力する。
ここで１段シフトレジスタ１０７，１０６，（Ｎ
−１）段シフトレジスタ１０５はどれか一つが
“１”でありクロツクφによりシフトされる。そ
こでこの時シフトレジスタ１０５から出力される
パルスPSは（Ｎ＋１）回に１回のパルスであ
り、ANDゲートＡ４に反転クロツクとともに
入力し、ANDゲートＡ４の出力によりサンプル
ホールド回路１０８にこのタイミングのデータが
ラツチされる。この出力は続いて後段のサンプル
ホールド回路１０９に入力し、クロツクφと同期
ビツトSSが入力するANDゲートＡ５の出力によ
りラツチされる。サンプルホールド回路１０９の
出力はバイポーラ形式のDA変換器１１に入力
し、アナログ変換される。次にチヤンネルレジス
タ部９２の（Ｎ−１）段目より出力するデータの
終りを示す同期信号ESはANDゲートＡ６に入力
し、同期ビツトSSはANDゲートＡ７に入力して
いる。いま、（Ｎ−１）回に１パルスのPS信号が
（Ｎ−１）回出力された時ANDゲートＡ６は
“１”を出力する。これにより、ANDゲートＡ１
１は閉じられ、ANDゲートＡ１２が開かれる。
このＡ１２の出力はORゲートOR１を介し１段シ
フトレジスタ１０６に入力する。これによりPS
信号はＮ回に１パルスとなる。さらにANDゲー
トＡ６の出力は反転クロツクとともにANDゲ
ートＡ８に入力し、この出力はSRフリツプフロ
ツプFF２のセツト端子に入力し、これをセツト
する。このFF２の出力はANDゲートＡ１０を介
してサンプルホールド回路１０８に入力する。次
のＮ回カウントして“１”を出力するPS信号は
ANDゲートＡ４を介してフリツプフロツプFF２
の出力“１”をサンプルホールド回路１０８にラ
ツチする。サンプルホールド回路１０８の出力は
サインビツトとしてサンプルホールド回路１０９
で再びラツチされ、DA変換器１１に入力し、反
転したアナログ出力を出すように動作する。また
サンプルホールド回路１０８の出力はANDゲー
トＡ１１，Ａ１２を閉じ、ANDゲートＡ１３，
Ａ１４を開く。さらにこの時ANDゲートＡ７の
出力は“０”であり、ANDゲートＡ１３を閉じ
Ａ１４を開く。この出力はORゲートOR２を介し
て（Ｎ−１）段シフトレジスタ１０５に入力す
る。これにより、（Ｎ−１）回に１パルスのPS信
号がシフトレジスタ１０５より出力される。この
パルスが（Ｎ−１）回出力された時ANDゲート
Ａ７は“１”を出力し、ANDゲートＡ１４を閉
じＡ１３を開く。このＡ１３の出力はORゲート
OR１を介しシフトレジスタ１０５に入力する。
これにより、Ｎ回に１パルスのPS信号がシフト
レジスタ１０５から出力される。一方ANDゲー
トＡ７の出力は反転クロツクとともにANDゲ
ートＡ９に入力し、この出力はフリツプフロツプ
FF２のリセツト端子に入力しリセツトする。こ
のFF２の出力はANDゲートＡ１０を介してサン
プルホールド１０８に入力する。次のＮ回に１パ
ルス出力するPS信号はANDゲートＡ４を介して
フリツプフロツプFF２の出力“１”をサンプル
ホールド回路１０８でラツチする。このサンプル
ホールド回路１０８の出力はサンプルホールド回
路１０９に再びラツチされ、サインビツトSBを
“０”とし、DA変換器１１に入力し正規のアナロ
グ信号を出力するように動作する。またサンプル
ホールド回路１０８の出力はANDゲートＡ１
１，Ａ１２を開き、ANDゲートＡ１３，Ａ１４
を閉じ再び元の動作に移る。 このように、PS信号はクロツクφに対し、（Ｎ
＋１）回に１パルスを（Ｎ−１）回、次にＮ回に
１パルスを１回、次に（Ｎ−１）回に１パルスを
（Ｎ−１）回、次にＮ回に１パルスを１回の閉ル
ープとして構成するものであるり、このサンプリ
ングタイミングと出力波形は第３図ｃに示された
通りである。 以上の動作は第１表に示される通り、５オクタ
ーブ以上の動作であり、４オクターブ以下のもの
に対しては次に示すとおりである。すなわち、信
号PSは８進のカウンタ１１０に入力する。さら
にこの出力はデータセレクタゲート１１１に入力
し、４オクターブ以下のオクターブコードOCに
よりデータセレクトゲート１１１の出力が決定さ
れる。つまり第１表に従つて、４オクターブの時
には２カウントに１パルス、３オクターブの時に
は４カウントに１パルス、２オクターブの時には
８カウントに１パルス出力するように制御され
る。このデータセレクタゲート１１１の出力は
ANDゲートＡ１１，Ａ１４，Ａ１０に入力し、
反転出力はANDゲートＡ１５に入力している。
これによりこのパルスが“１”である時は上述ま
での動作を行ない、“０”である時にはANDゲー
トＡ１１，Ａ１４を閉じＡ１５を開き、Ｎ回に１
パルスのPS信号を作り出す。これによりサンプ
リングタイミングの移動を無くする。またAND
ゲートＡ１０に入力することにより、このＮ回に
１パルスのPS信号出力中にサインビツトSBが変
化しないよう動作する。また５オクターブ以上の
時にデータセレクトゲート１１１の出力は“１”
となつている。 この場合カウンタ１１０およびデータセレクト
ゲート１１１を使用せずクロツクを４オクターブ
目から1/2，1/4，……と分周する方法も容易であ
ることは明らかである。 実施例においてはタイミング信号PSは（Ｎ＋
１），Ｎ，（Ｎ−１）と変化させたのであるが、こ
の（Ｎ±１）を一般化し（Ｎ±Ｍ）（Ｍ＝±０，
１，２，……）として用いてもよいし、また（Ｎ
＋２），（Ｎ＋１），Ｎ，（Ｎ−１），（Ｎ−２）等と
変化させることにより異なる周波数に変換するこ
とも可能であり、２つ以上の周波数変換回路をも
つことによりアンサンブル効果を生み出すことも
可能である。 以上説明したように、本発明によれば、楽音波
形を決定する主データセツトを楽音波形計算装置
でマスタクロツクにより所定の計算期間に計算
し、その計算された主データセツトをデータレジ
スタに一時記憶しておき、そのデータレジスタの
主データセツトをマスタクロツクに対し非同期の
高速クロツクで読出しバツフアメモリに一時記憶
し、該バツフアメモリから主データセツトを前記
高速クロツクで周期的に読出し、その周期的デー
タに対し位相角の変位する低速サンプリングクロ
ツクを発生し、周波数変換装置において前記低速
サンプリングクロツクより所望の楽音周期波形に
変換する。この高速負荷サイクルと低速サンプリ
ングクロツクによる周波数変換方式の適用によ
り、従来の負荷サイクルにおいて転送時間が長く
多数の音が同時に発音されるとその遅れ時間が耳
ざわりになり、かつ音色変化が離散的なものとな
りその効果がうすれるという問題点が完全に解決
することができる。

【図面の簡単な説明】

第１図は本発明の実施例の電子楽器のの全体ブ
ロツク図、第２図は第１図の要部の動作を示すフ
ローチヤート、第３図は本発明の要部となる周波
数変換方式の原理説明図、第４図〜第６図は第３
図の原理に従う第１図の要部の具体例であり、図
中、１は鍵盤、２はチヤンネル割当て処理装置、
３は実行制御装置、４は電圧制御発振器、５はエ
ンベロープ発生器、６は音色タブレツト、７は波
形計算装置、８は主レジスタ、９はチヤンネルレ
ジスタ群、９−１〜９−１０はチヤンネルレジス
タ、１０は周波数変換回路群、１０−１〜１０−
１０は周波数変換回路、１１はDA変換器群、１
１−１〜１１〜１０はDA変換器、１２は音響シ
ステムを示す。

Claims (1)

1. 【特許請求の範囲】 １ 楽音波形を決定する主データセツトをマスタ
   クロツクにより所定の計算期間に計算する楽音波
   形計算装置、該計算された主データセツトを一時
   記憶しておく第１の記憶装置、該第１の記憶装置
   のＮ語の主データセツトをマスタクロツクに対し
   非同期で楽音周波数に対しＮ・（Ｎ−Ｍ）（Ｍ＝
   ±０，１，２，…）の高速クロツクで読み出しさ
   らに読み出しに同期しながら一時記憶するシフト
   レジスタより成る第２の記憶装置、該第２の記憶
   装置から主データセツトを前記高速クロツクで周
   期的に読み出し周期データを出力する手段、該手
   段の出力の周期データに対し位相角の変位する
   ・（Ｎ−Ｍ）なる低速サンプリングクロツクを
   発生させる手段、該低速サンプリングクロツクに
   より前記周期データをサンプリングし所望の楽音
   周期波形に変換する周波数変換装置、および該周
   波数変換装置より出力される情報から楽音波形を
   得るための装置を具えることを特徴とする電子楽
   器。 ２ 前記楽音波形計算装置において、所定のオク
   ターブを最高オクターブとしそれ以上のオクター
   ブに対し１オクターブ上る毎にフイート律を１つ
   シフト変換して２倍周期の主データセツトを用意
   することにより高調波抑止を行なうことを特徴と
   する特許請求の範囲第１項記載の電子楽器。 ３ 前記周波数変換装置において、前記・（Ｎ
   −Ｍ）の低速サンプリングクロツクにおけるＭを
   低速クロツクで変化することにより異なる周波数
   を得る手段をさらに有し、なる周波数と±△
   なる２つ以上の周波数を有することを特徴とす
   る特許請求の範囲第１項記載の電子楽器。 ４ 前記周波数変換装置において、半周期の主デ
   ータセツトを記憶した前記第２の記憶装置の語数
   Ｎ、所望の楽音周波数に対し、・Ｎ・Ｎの高
   速クロツク速度で読み出し・（Ｎ−Ｍ）（Ｍ＝±
   ０，１，２，……）のＭを低速サンプリングクロ
   ツクのサンプリング位相によつて変化することに
   より、周波数変換を行ない１周期分の楽音周期波
   形データを得ることを特徴とする特許請求の範囲
   第１項記載の電子楽器。 ５ 前記周波数変換装置において、所定の最高オ
   クターブにおける楽音周波数_０，前記第２の記
   憶装置の語数Ｎに対し、_０・Ｎ・Ｎの高速クロ
   ツク速度で読み出し、所望の楽音周波数に対し
   ・（Ｎ−Ｍ）（Ｍ＝±０，１，２，……）のＭを
   オクターブによつて変化することにより周波数変
   換を行ない１周期分の楽音周期波形データを得る
   ことを特徴とする特許請求の範囲第４項記載の電
   子楽器。