JPS623588A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS623588A JPS623588A JP14352785A JP14352785A JPS623588A JP S623588 A JPS623588 A JP S623588A JP 14352785 A JP14352785 A JP 14352785A JP 14352785 A JP14352785 A JP 14352785A JP S623588 A JPS623588 A JP S623588A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- screen
- output
- child
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、親画面に挿入した子画面に関するホワイト
バランスと明るさをディジタル的に可変調整できるよう
にした画像表示装置に関する。
バランスと明るさをディジタル的に可変調整できるよう
にした画像表示装置に関する。
テレビジョン受像機の受像管の画面全体を親画面とし、
その親画面の中に子画面を挿入表示できるようにした画
像表示装置が知られている。この種の画像表示装置は、
ラインメモリ或いはフィールドメモリ等を用い、ビデオ
信号を時間圧縮して記憶させた信号を子画像情報として
用いるのが普通である。第３図に示すこの種の従来の画
像表示装置１は、複数の入力映像信号のうち親画像情報
と子画像情報を、入力切り換え回路２にて切り換え、親
画像情報（こついては、映像信号処理回路３を介して画
像合成回路４に供給する。入力切り換え回路２にて選択
された子１画像情報は、まず、信号処理回路５にて輝度
信号と色差信号が分喘され。
その親画面の中に子画面を挿入表示できるようにした画
像表示装置が知られている。この種の画像表示装置は、
ラインメモリ或いはフィールドメモリ等を用い、ビデオ
信号を時間圧縮して記憶させた信号を子画像情報として
用いるのが普通である。第３図に示すこの種の従来の画
像表示装置１は、複数の入力映像信号のうち親画像情報
と子画像情報を、入力切り換え回路２にて切り換え、親
画像情報（こついては、映像信号処理回路３を介して画
像合成回路４に供給する。入力切り換え回路２にて選択
された子１画像情報は、まず、信号処理回路５にて輝度
信号と色差信号が分喘され。
それぞれ時分割駆動により−ＡＤ変換器６に供給される
。ＡＤ変換器６は、コントロール回路７から供給される
クロック信号にもとづいて５ビツトのディジタル信号を
形成し、メモリ回路８に供給する。メモリ回路８は、ラ
インメモリとフィールドメモリを内蔵しており、コント
ロール回路７からの制御信号にもとづいて、記憶動作に
必要なシリアル・パラレル変換等を行う。
。ＡＤ変換器６は、コントロール回路７から供給される
クロック信号にもとづいて５ビツトのディジタル信号を
形成し、メモリ回路８に供給する。メモリ回路８は、ラ
インメモリとフィールドメモリを内蔵しており、コント
ロール回路７からの制御信号にもとづいて、記憶動作に
必要なシリアル・パラレル変換等を行う。
メモリ回路８には、輝度信号Ｙと色差信号１（、−Ｙ、
Ｂ−Ｙの各５ビツト出力に対応する１５個のトライステ
ートバッファ回路９が接続してあり、各トライステート
バッファ回路９が入力のビット情報に応じて、ハイレベ
ルとロウレベル或いはハイインピーダンスの３梅類の出
力状態をとる。すなわち、トライステートバッファ回路
９は、親画面の表示期間にあっては、コントロール回路
７からの状態制御信号によりハイインピーダンス状態と
なる。これは、後段の出力回路１０内に設けたプルアッ
プ抵抗とプルダウン抵抗の組み合わせに応じて、子画面
の直流レベルに相当するデータを合成しなければならな
いからであり、出力回路ｌＯは。
Ｂ−Ｙの各５ビツト出力に対応する１５個のトライステ
ートバッファ回路９が接続してあり、各トライステート
バッファ回路９が入力のビット情報に応じて、ハイレベ
ルとロウレベル或いはハイインピーダンスの３梅類の出
力状態をとる。すなわち、トライステートバッファ回路
９は、親画面の表示期間にあっては、コントロール回路
７からの状態制御信号によりハイインピーダンス状態と
なる。これは、後段の出力回路１０内に設けたプルアッ
プ抵抗とプルダウン抵抗の組み合わせに応じて、子画面
の直流レベルに相当するデータを合成しなければならな
いからであり、出力回路ｌＯは。
子ｊｆ＋ ｍの表示期間中はメモリ回路８が記憶するデ
ータを送出し、子画面の非表示期間中は、輝度信号Ｙの
黒レベル及び色差信号）Ｌ−Ｙ、Ｂ−Ｙの振幅中心に関
するデータを送出する。
ータを送出し、子画面の非表示期間中は、輝度信号Ｙの
黒レベル及び色差信号）Ｌ−Ｙ、Ｂ−Ｙの振幅中心に関
するデータを送出する。
出力回路ＩＯが送出するデータは、ＤＡ変換器１１にて
ＤＡ変換され、アナログ信号とされて画像合成回路４に
供給され、そこで親画像と子画像の合成が行われる０画
像合成回路４の出力は、駆動回路１２を介して受像管１
３に表示される。
ＤＡ変換され、アナログ信号とされて画像合成回路４に
供給され、そこで親画像と子画像の合成が行われる０画
像合成回路４の出力は、駆動回路１２を介して受像管１
３に表示される。
上記従来の画像表示装置１は、前述の如く、子画像の直
流レベルに相当するデータを、Ｄ人変換する前に合成す
る必要があるため、トライステートバッファ回路９を、
子画面の非表示期間中ハイインピーダンス状態とし、出
力回路１０内のプルアップ抵抗とプルダウン抵抗の組み
合わせに応じて。
流レベルに相当するデータを、Ｄ人変換する前に合成す
る必要があるため、トライステートバッファ回路９を、
子画面の非表示期間中ハイインピーダンス状態とし、出
力回路１０内のプルアップ抵抗とプルダウン抵抗の組み
合わせに応じて。
４度（ｌ！号データを黒レベルのデータに、また色差信
号データを振幅中心のデータに固定している。
号データを振幅中心のデータに固定している。
このため、直流レベルに相当するデータを正確に合成す
る上で、どうしてもプルアップ抵抗とプルダウン抵抗の
抵抗値を微Ｍｕする必要があり、調整作業が面倒である
等の問題点があった。
る上で、どうしてもプルアップ抵抗とプルダウン抵抗の
抵抗値を微Ｍｕする必要があり、調整作業が面倒である
等の問題点があった。
この発明は、上記問題点を解決したものであり。
親画面の一部に表示する子画面の画像情報を、ディジタ
ル信号の形で記憶するメモリ回路と、親画面の表示期間
に必要となる子画像に関する輝度信号の黒レベルと色差
信号の振幅中心を、計数出力として与えるカウンタ回路
と、このカウンタ回路の計数出力と前記メモリ回路から
読み出した子画像情報を、それぞれ子画面の非表示期間
と表示期間に、子画像情報として選択する信号選択回路
とを設けて購［戊したことを要旨とするものである。
ル信号の形で記憶するメモリ回路と、親画面の表示期間
に必要となる子画像に関する輝度信号の黒レベルと色差
信号の振幅中心を、計数出力として与えるカウンタ回路
と、このカウンタ回路の計数出力と前記メモリ回路から
読み出した子画像情報を、それぞれ子画面の非表示期間
と表示期間に、子画像情報として選択する信号選択回路
とを設けて購［戊したことを要旨とするものである。
この発明（ま、親画面の一部に表示する子画面の画１家
情報を、ディジタル信号の形でメモリ回路に記憶させる
とともに、親画面の表示期間に必要となる子画像に関す
る４羅１５号の黒レベルと色差１Ｍ号の振幅中心を、計
数回路の計数出力として与え。
情報を、ディジタル信号の形でメモリ回路に記憶させる
とともに、親画面の表示期間に必要となる子画像に関す
る４羅１５号の黒レベルと色差１Ｍ号の振幅中心を、計
数回路の計数出力として与え。
子画面の白バランスと明るさを正確に調整する。
以下、この発明の実施例（こついて、第１図を参照して
呪明する。第１，２図は、それぞれこの発明の１Ｉｉ１
ｉ１象表示装置の一実施例を示す回路構成図及び回路谷
部の１ｇ号波形図である。
呪明する。第１，２図は、それぞれこの発明の１Ｉｉ１
ｉ１象表示装置の一実施例を示す回路構成図及び回路谷
部の１ｇ号波形図である。
第１図中、１１像表示装置２１は、従来用いていたトラ
、イスデートバッファ回路９と出力回路１０を廃止し１
代りに信号選択回路２２を設けるとともに。
、イスデートバッファ回路９と出力回路１０を廃止し１
代りに信号選択回路２２を設けるとともに。
子画面の非表示期間に信号選択回路２２を駆動するため
のカウンタ回路詔を設けた構成としである。
のカウンタ回路詔を設けた構成としである。
信号選択回路２２は、子画面の表示期間と非表示期間と
でメモリ回路８の出力とカウンタ回路２３の出力を選択
的に切り喚えるものである。力・クンタ回路詔は、５ビ
ツトのディジタル信号でめる輝度信号Ｙ２色差信号凡−
Ｙ、Ｂ−Ｙに時分割で対応するものであり、輝度信号Ｙ
の黒レベルと色差信号Ｒ−Ｙ、Ｂ−Ｙの振幅中心に対応
する各５ビツトのデータを計数出力する。
でメモリ回路８の出力とカウンタ回路２３の出力を選択
的に切り喚えるものである。力・クンタ回路詔は、５ビ
ツトのディジタル信号でめる輝度信号Ｙ２色差信号凡−
Ｙ、Ｂ−Ｙに時分割で対応するものであり、輝度信号Ｙ
の黒レベルと色差信号Ｒ−Ｙ、Ｂ−Ｙの振幅中心に対応
する各５ビツトのデータを計数出力する。
第２図囚、 ＩＢ＋ 、 ｉｃｉは、それぞれ輝度信号
Ｙ１色差信号凡−Ｙ 、Ｂ−Ｙの信号波形を示して８つ
。
Ｙ１色差信号凡−Ｙ 、Ｂ−Ｙの信号波形を示して８つ
。
各信号波形の最小１直と最大値は、それぞれ０００００
．１１１１１で表わされる。従って、輝度直号Ｙのｏｏ
ｏｏｏ が黒レベルに相当し１色垂信号Ｉｔ−Ｙ、Ｂ
−Ｙの１００００ が、それぞれの１辰幅中心をこ相
当する。これら黒レベルや振幅中心に関するデータは、
カウンタ回路おの計数出力によって。
．１１１１１で表わされる。従って、輝度直号Ｙのｏｏ
ｏｏｏ が黒レベルに相当し１色垂信号Ｉｔ−Ｙ、Ｂ
−Ｙの１００００ が、それぞれの１辰幅中心をこ相
当する。これら黒レベルや振幅中心に関するデータは、
カウンタ回路おの計数出力によって。
正確に設定することができるので、従来のアナログ的手
法による調整によらず、ディジタル的にきわめて高精度
のデータ設定が可能である。またカウンタ回路おの計数
動作も、コントロール回路２４のインクリメント出力や
ディクリメント出力によって簡単に制御することができ
るので、′＋ｆ別な回路を必要としない。
法による調整によらず、ディジタル的にきわめて高精度
のデータ設定が可能である。またカウンタ回路おの計数
動作も、コントロール回路２４のインクリメント出力や
ディクリメント出力によって簡単に制御することができ
るので、′＋ｆ別な回路を必要としない。
このように、上記画像表示装置２１は、親画面の一部に
表示する子画面の画像情報を、ディジタル信号の形でメ
モリ回路８に記１させるとともｉこ。
表示する子画面の画像情報を、ディジタル信号の形でメ
モリ回路８に記１させるとともｉこ。
親画面の表示期間に必要となる子ｌＩ！Ｌｌ像に関する
輝度信号の黒レベルと色差１Ｍ号のＳ＠中心を、カウン
タ回路２３の計数出力として与えるｒＡ成としたから、
トライステートバッファ回路９とプルアップ抵抗及びプ
ルダウン抵抗の組み合わせを用いて上記黒レベルと色差
信号の秦幅中心を決定する従来の回路とは異なり、簡単
に正確なデータ設定が可能であり、これにより子画面の
白バランスと明るさを正確にＡ整することができ、経時
変化等を招くことなく、親画面と子画面の一貫を統一す
ることができる。
輝度信号の黒レベルと色差１Ｍ号のＳ＠中心を、カウン
タ回路２３の計数出力として与えるｒＡ成としたから、
トライステートバッファ回路９とプルアップ抵抗及びプ
ルダウン抵抗の組み合わせを用いて上記黒レベルと色差
信号の秦幅中心を決定する従来の回路とは異なり、簡単
に正確なデータ設定が可能であり、これにより子画面の
白バランスと明るさを正確にＡ整することができ、経時
変化等を招くことなく、親画面と子画面の一貫を統一す
ることができる。
以上説明したように、この発明によれば、親画面の一部
に表示する子画面の画像情報を、ディジタル信号の形で
メモリ回路に記憶させるとともに。
に表示する子画面の画像情報を、ディジタル信号の形で
メモリ回路に記憶させるとともに。
親画面の表示期間に必要となる子画像に関する輝度信号
の黒レベルと色差信号の振幅中心を、カウンタ回路の計
数出力として与える構成としたから。
の黒レベルと色差信号の振幅中心を、カウンタ回路の計
数出力として与える構成としたから。
トライステートバッファ回路とプルアップ抵抗及びプル
ダウン抵抗の組み合わせと用いて上記黒レベルと色差ｆ
ぎ号の振幅中心を決定する従来の回路とは異なり、簡単
（こ正確なデータ設定が可能であり、これにより子画面
の白バランスと明るさを正確に調整することができ、経
時変化等を招くことなく、親画面と子画面の画質を統一
することができる等の優れた効果を奏する。
ダウン抵抗の組み合わせと用いて上記黒レベルと色差ｆ
ぎ号の振幅中心を決定する従来の回路とは異なり、簡単
（こ正確なデータ設定が可能であり、これにより子画面
の白バランスと明るさを正確に調整することができ、経
時変化等を招くことなく、親画面と子画面の画質を統一
することができる等の優れた効果を奏する。
第１，２図は、それぞれこの発明の画像表示装置の一実
施例を示す回路構成図及び回路各部の信号波形図、Ｗ、
３図は、従来の画像表示装置の一例を示す回路構成図で
ある。 ８・・・メモリ回路、２１・・・画像表示装置、２２・
・・信号選択回路、２３・・・カウンタ回路。
施例を示す回路構成図及び回路各部の信号波形図、Ｗ、
３図は、従来の画像表示装置の一例を示す回路構成図で
ある。 ８・・・メモリ回路、２１・・・画像表示装置、２２・
・・信号選択回路、２３・・・カウンタ回路。
Claims (1)
- 親画面の一部に表示する子画面の画像情報を、ディジタ
ル信号の形で記憶するメモリ回路と、親画面の表示期間
に必要となる子画像に関する輝度信号の黒レベルと色差
信号の振幅中心を、計数出力として与えるカウンタ回路
と、このカウンタ回路の計数出力と前記メモリ回路から
読み出した子画像情報を、それぞれ子画面の非表示期間
と表示期間に、子画像情報として選択する信号選択回路
とを設けて構成してなる画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352785A JPS623588A (ja) | 1985-06-29 | 1985-06-29 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14352785A JPS623588A (ja) | 1985-06-29 | 1985-06-29 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623588A true JPS623588A (ja) | 1987-01-09 |
| JPH0342833B2 JPH0342833B2 (ja) | 1991-06-28 |
Family
ID=15340812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14352785A Granted JPS623588A (ja) | 1985-06-29 | 1985-06-29 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS623588A (ja) |
-
1985
- 1985-06-29 JP JP14352785A patent/JPS623588A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342833B2 (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007065B1 (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
| US5990860A (en) | Apparatus for varying scale of a video still and moving image signal with key data before superimposing it onto a display signal | |
| US5023603A (en) | Display control device | |
| JPS59138184A (ja) | マトリクスカラ−テレビパネル駆動回路 | |
| JP2000338925A (ja) | 映像表示装置 | |
| JPH02291521A (ja) | 中間調表示方式および中間調表示制御装置 | |
| JPS623588A (ja) | 画像表示装置 | |
| JPH0267879A (ja) | 映像信号処理回路 | |
| JPH0368393B2 (ja) | ||
| KR100380991B1 (ko) | 비디오데이터에대한타이밍신호제공용제어기 | |
| JPS63287178A (ja) | 画面表示回路 | |
| JPS6049387A (ja) | 輝度調整回路 | |
| KR920009891B1 (ko) | 평면 디스플레이 소자의 구동회로 | |
| JPH0779475B2 (ja) | 文字多重放送受信装置 | |
| JPH0413894Y2 (ja) | ||
| JP3077272B2 (ja) | 画像表示方法 | |
| JPH0544872B2 (ja) | ||
| JPH096306A (ja) | 画像フレームメモリ | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| JPS6162452A (ja) | 超音波診断装置の明るさ補正回路 | |
| JPH07117822B2 (ja) | 表示装置 | |
| JPS6067993A (ja) | カラ−ｃｒｔ制御装置 | |
| JPH0693761B2 (ja) | 映像信号処理装置 | |
| JPS6093382U (ja) | 電子ビユ−フアインダ装置 |