JPS6235672A - ダ−リントントランジスタ - Google Patents
ダ−リントントランジスタInfo
- Publication number
- JPS6235672A JPS6235672A JP17555585A JP17555585A JPS6235672A JP S6235672 A JPS6235672 A JP S6235672A JP 17555585 A JP17555585 A JP 17555585A JP 17555585 A JP17555585 A JP 17555585A JP S6235672 A JPS6235672 A JP S6235672A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- emitter
- base
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、同一半導体基板内にベース・エミッタ間に抵
抗の内蔵されたダーリントントランジスタに関する。
抗の内蔵されたダーリントントランジスタに関する。
第２図に示すようにダーリントン接続されたトランジス
タ１１．１２のベース・エミッタ間にそれぞれ抵抗Ｒ１
Ｒ工を挿入することは知られている。この前段トランジ
スタ１１のベース・エミッタ間に挿入される抵抗Ｒ＋を
ダーリントントランジスタと同一の半導体基板に内蔵す
るため、第３図に示すように、例えばｎ形のシリコン基
板ｌ中に形成される前段トランジスタのｐ形ベース領域
２１と後段トランジスタのｐ形ベース領域２２とをｎ形
分離帯３の側方で連結し、前段トランジスタのベース領
域２１と後段トランジスタのベース領域２２の間の連結
部のｐ層に形成される抵抗４をＲ４として利用していた
。第３図（ｂｌは第３図（ａｌのＡ−Ａ線断面において
、表面絶縁膜６．前段トランジスタのベース電極７１．
前段トランジスタのエミッタ電極と後段トランジスタの
ベース電極を兼ねる電極７２および後段トランジスタの
エミッタ電極７３を共に示した図である。なお符号５１
．５２はそれぞれ前段および後段トランジスタのエミッ
タ領域を示す、ところで、この内蔵抵抗４が小さすぎる
と、ベース電流がこの抵抗を通じて流れてしまい、高い
電流増幅が望めない。またこの抵抗４が大きくなれば、
耐圧（コレクタ・エミッタ間電圧）が不安定となるので
抵抗値の精度のよい調整が必要になる。そのためにはベ
ース領域２１．２２のパターン・エミッタ領域５１．５
２のパターン、各電極？１．７２．７３ 接触のため
の絶縁膜６のコンタクト・ホールパターンを内蔵抵抗の
大きさに応じて変えなければならなかった。
タ１１．１２のベース・エミッタ間にそれぞれ抵抗Ｒ１
Ｒ工を挿入することは知られている。この前段トランジ
スタ１１のベース・エミッタ間に挿入される抵抗Ｒ＋を
ダーリントントランジスタと同一の半導体基板に内蔵す
るため、第３図に示すように、例えばｎ形のシリコン基
板ｌ中に形成される前段トランジスタのｐ形ベース領域
２１と後段トランジスタのｐ形ベース領域２２とをｎ形
分離帯３の側方で連結し、前段トランジスタのベース領
域２１と後段トランジスタのベース領域２２の間の連結
部のｐ層に形成される抵抗４をＲ４として利用していた
。第３図（ｂｌは第３図（ａｌのＡ−Ａ線断面において
、表面絶縁膜６．前段トランジスタのベース電極７１．
前段トランジスタのエミッタ電極と後段トランジスタの
ベース電極を兼ねる電極７２および後段トランジスタの
エミッタ電極７３を共に示した図である。なお符号５１
．５２はそれぞれ前段および後段トランジスタのエミッ
タ領域を示す、ところで、この内蔵抵抗４が小さすぎる
と、ベース電流がこの抵抗を通じて流れてしまい、高い
電流増幅が望めない。またこの抵抗４が大きくなれば、
耐圧（コレクタ・エミッタ間電圧）が不安定となるので
抵抗値の精度のよい調整が必要になる。そのためにはベ
ース領域２１．２２のパターン・エミッタ領域５１．５
２のパターン、各電極？１．７２．７３ 接触のため
の絶縁膜６のコンタクト・ホールパターンを内蔵抵抗の
大きさに応じて変えなければならなかった。
本発明は、上述の欠点を除き、前段トランジスタのベー
ス・エミッタ間に挿入される抵抗値の調整が簡単にでき
るダーリントントランジスタを提供することを目的とす
る。
ス・エミッタ間に挿入される抵抗値の調整が簡単にでき
るダーリントントランジスタを提供することを目的とす
る。
本発明によれば、それぞれ第一導電形の前段トランジス
タおよび後段トランジスタのベース領域が第二導電形の
両トランジスタ分ＩＩ ８ｉ域の側方で連結され、その
連結部に表面から第二導電形の領域が形成され、その領
域の周囲の第一導電形の領域の抵抗値が所定に調整され
ることによって上記の目的が達成される。
タおよび後段トランジスタのベース領域が第二導電形の
両トランジスタ分ＩＩ ８ｉ域の側方で連結され、その
連結部に表面から第二導電形の領域が形成され、その領
域の周囲の第一導電形の領域の抵抗値が所定に調整され
ることによって上記の目的が達成される。
第１図は本発明の一実施例を示し、（ｂｌ、（Ｃ１はそ
れぞれ（８１図におけるＢ−Ｂ＆ｌｌ、Ｃ−Ｃ線矢視断
面図である。第１図において、第２図と共通の部分には
同一の符号が付されている。この場合は前段トランジス
タのｐ形ベース領域２１と後段トランジスタのｐ形ベー
ス領域２２の連結部にドーピングしてハンチングして示
したｎ影領域８が形成されている。この領域８により連
結部の内蔵抵抗４は高くなる。しかもこの領域の長さＸ
９幅、ｙを変えることにより、抵抗４の値を調整するこ
とができる。 このｎ影領域８は、各トランジスタのエミッタ領域５１
．５２の形成の際同時に形成できるので工程の数は増加
せず、抵抗４の調整はエミッタ領域形成のパターンを変
更するのみででき、他のパターンの変更は必要がない、
なおｎ影領域８をエミッタ領域５１と連結してもよい。 【発明の効果］ 本発明は、ダーリントントランジスタの前段。 後段トランジスタのベース領域連結部に内蔵される抵抗
の値を、同領域の表面から形成される逆導電形のドーピ
ング領域によって調整するもので、この領域は各トラン
ジスタのエミッタ領域と同時に形成でき、ベース領域形
成のパターン、コンタクトホール形成のパターンを変更
する必要がないので、ダーリントントランジスタの電流
増幅率あるいは耐圧の改善のための内蔵ベース・エミッ
タ間抵抗の微調整が容易になる。
れぞれ（８１図におけるＢ−Ｂ＆ｌｌ、Ｃ−Ｃ線矢視断
面図である。第１図において、第２図と共通の部分には
同一の符号が付されている。この場合は前段トランジス
タのｐ形ベース領域２１と後段トランジスタのｐ形ベー
ス領域２２の連結部にドーピングしてハンチングして示
したｎ影領域８が形成されている。この領域８により連
結部の内蔵抵抗４は高くなる。しかもこの領域の長さＸ
９幅、ｙを変えることにより、抵抗４の値を調整するこ
とができる。 このｎ影領域８は、各トランジスタのエミッタ領域５１
．５２の形成の際同時に形成できるので工程の数は増加
せず、抵抗４の調整はエミッタ領域形成のパターンを変
更するのみででき、他のパターンの変更は必要がない、
なおｎ影領域８をエミッタ領域５１と連結してもよい。 【発明の効果］ 本発明は、ダーリントントランジスタの前段。 後段トランジスタのベース領域連結部に内蔵される抵抗
の値を、同領域の表面から形成される逆導電形のドーピ
ング領域によって調整するもので、この領域は各トラン
ジスタのエミッタ領域と同時に形成でき、ベース領域形
成のパターン、コンタクトホール形成のパターンを変更
する必要がないので、ダーリントントランジスタの電流
増幅率あるいは耐圧の改善のための内蔵ベース・エミッ
タ間抵抗の微調整が容易になる。
第１図は本発明の一実施例の要部を示し、（ａ）は平面
図、（ｂ）、（Ｃ１はそれぞれ（ａｌのＢ−Ｂ線、 Ｃ
−Ｃ線矢視断面図、第２図は本発明の対象であるダーリ
ントントランジスタの等価回路図、第３図は従来例の要
部を示し、（ａ）は平面図、山）は（ａｌのＡ−Ａ線矢
視断面図である。 ２１：前段トランジスタベース領域、２２：後段トラン
ジスタベース領域、３：分１ｌｌｌＩＮ域、４：内蔵抵
抗、８ニド−ピング領域。 ・ゼ理人弁理と 山 口 １匂ん 箆１図
図、（ｂ）、（Ｃ１はそれぞれ（ａｌのＢ−Ｂ線、 Ｃ
−Ｃ線矢視断面図、第２図は本発明の対象であるダーリ
ントントランジスタの等価回路図、第３図は従来例の要
部を示し、（ａ）は平面図、山）は（ａｌのＡ−Ａ線矢
視断面図である。 ２１：前段トランジスタベース領域、２２：後段トラン
ジスタベース領域、３：分１ｌｌｌＩＮ域、４：内蔵抵
抗、８ニド−ピング領域。 ・ゼ理人弁理と 山 口 １匂ん 箆１図
Claims (1)
- １）それぞれ第一導電形の前段トランジスタおよび後段
トランジスタのベース領域が第二導電形の両トランジス
タ分離領域の側方で連結され、該連結部に表面から第二
導電形の領域が形成されて該領域の周囲の第一導電形の
領域の抵抗値が所定に調整されたことを特徴とするダー
リントントランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17555585A JPS6235672A (ja) | 1985-08-09 | 1985-08-09 | ダ−リントントランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17555585A JPS6235672A (ja) | 1985-08-09 | 1985-08-09 | ダ−リントントランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235672A true JPS6235672A (ja) | 1987-02-16 |
Family
ID=15998128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17555585A Pending JPS6235672A (ja) | 1985-08-09 | 1985-08-09 | ダ−リントントランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235672A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575261A (en) * | 1978-12-01 | 1980-06-06 | Nec Corp | Semiconductor device |
| JPS5817667A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 半導体装置 |
-
1985
- 1985-08-09 JP JP17555585A patent/JPS6235672A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5575261A (en) * | 1978-12-01 | 1980-06-06 | Nec Corp | Semiconductor device |
| JPS5817667A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6048765B2 (ja) | 定電圧半導体集積回路 | |
| US3956035A (en) | Planar diffusion process for manufacturing monolithic integrated circuits | |
| US3271640A (en) | Semiconductor tetrode | |
| GB2054263A (en) | Integrated circuit device | |
| US5063167A (en) | Method of producing a bipolar transistor with spacers | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US4864379A (en) | Bipolar transistor with field shields | |
| JPS6235672A (ja) | ダ−リントントランジスタ | |
| US4757368A (en) | Semiconductor device having electric contacts with precise resistance values | |
| US3895978A (en) | Method of manufacturing transistors | |
| JPH02278880A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPH01171281A (ja) | 電圧降下制御ダイオード | |
| JPS63107162A (ja) | 縦型ｐｎｐトランジスタ | |
| JPS60119769A (ja) | 半導体装置 | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS5812345A (ja) | 定電圧装置 | |
| GB1403457A (en) | Single diffused monolithic darlington circuit and manufacture thereof | |
| JPH11274402A (ja) | 半導体抵抗の製造方法 | |
| JPS62230051A (ja) | トランジスタ | |
| JPH01122161A (ja) | 縦形バイポーラトランジスタ | |
| JPH03248535A (ja) | バイポーラトランジスタ素子 | |
| JPS6188561A (ja) | トランジスタ | |
| JPS616852A (ja) | 半導体装置 | |
| JPS6188562A (ja) | トランジスタ |