JPS6233390Y2 - - Google Patents

Info

Publication number
JPS6233390Y2
JPS6233390Y2 JP16424579U JP16424579U JPS6233390Y2 JP S6233390 Y2 JPS6233390 Y2 JP S6233390Y2 JP 16424579 U JP16424579 U JP 16424579U JP 16424579 U JP16424579 U JP 16424579U JP S6233390 Y2 JPS6233390 Y2 JP S6233390Y2
Authority
JP
Japan
Prior art keywords
circuit
timer
signal
output
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16424579U
Other languages
English (en)
Other versions
JPS5682691U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16424579U priority Critical patent/JPS6233390Y2/ja
Publication of JPS5682691U publication Critical patent/JPS5682691U/ja
Application granted granted Critical
Publication of JPS6233390Y2 publication Critical patent/JPS6233390Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 この考案は、自動的にリセツトされるとともに
動作モードが簡単に切換えられるタイマ制御回路
に関するものである。
第1図は従来のタイマ制御回路の回路図であ
る。図において、タイマ回路1は所望のタイマ設
定時刻信号Tが設定されているとともに、常時基
準周期パルスとしてのクロツク信号CLが入力さ
れている。しかし、タイマセツト用のスイツチ2
がオフのときはセツト入力端子Sがローレベル
(以下“L”と称す)のため、タイマ回路1は動
作せず、したがつてタイマ出力端子Oは“L”と
なつてタイマ信号は出力されない。ここで、スイ
ツチ2をオンするとセツト入力端子Sがハイレベ
ル(以下“H”と称す)になるため、タイマ回路
1は作動しクロツク信号CLのこのカウント値が
タイマ時刻信号Tの設定値に一致したとき、タイ
マ出力端子Oは“H”となつてタイマ信号が駆動
回路3に出力される。駆動回路3においては、こ
のタイマ信号によつてトランジスタTR1はオン状
態になりリレーコイル4aには電流が流れて励磁
され、これによつてリレースイツチ4bはオンす
る。このリレースイツチ4bのオンにより被制御
回路5にはACプラグ6から電力が供給される。
スイツチ2がオンのままであればこの状態は継続
する。そして、このスイツチ2をオフにするとセ
ツト入力端子Sが“L”になり、同時にタイマ出
力端子Oも“L”になりトランジスタTR1はオフ
状態になる。これによつて、リレーは復旧し被制
御回路5に供給されていた電力はしや断される。
かくて第1図に示した最初の状態に戻る。
しかしながら、従来のこのようなタイマ制御回
路によると、一度タイマセツト用のスイツチをオ
ンしてタイマ回路を動作させた後、次にもう一度
タイマ回路を動作させるときはスイツチを事前に
オフにしてリセツトしておくことが必要となり操
作が非常に面倒になる。また、従来の回路では、
オンからオフの動作モードまたはオフからオンの
動作モードのうち一方の動作モードしか選択でき
ないなどの欠点があつた。
この考案は上記の点に鑑みてなされたもので、
その目的とするところは、タイマ回路が自動的に
リセツトされるとともに、動作モードも簡単に切
換えれるようなタイマ制御回路を提供することに
ある。
このような目的を達成するために、この考案
は、タイマ回路のタイマ信号またはモード切換ス
イツチによるトリガ信号によつて動作信号を被制
御回路に出力する第1のフリツプフロツプ回路
と、セツトスイツチのセツト信号によりセツトさ
れるとともに、タイマ信号または動作信号により
リセツトされ、セツト時にタイマ回路を動作させ
るタイマセツト信号を出力する第2のフリツプフ
ロツプ回路とにより制御回路を構成するようにし
たものである。
以下、この考案を図面に基づいて詳細に説明す
る。
第2図はこの考案に係るタイマ制御回路の一実
施例のブロツク図である。図において、第1図と
同一部分には同一符号を付しその説明は省略す
る。8はタイマ回路1から出力されるタイマ信号
またはモード切換用のスイツチ9のオン操作によ
る入力信号でトリガ信を出力するトリガ回路、1
0はこのトリガ信号によつて動作し駆動回路3に
動作信号を出力するトリガ形の第1のフリツプフ
ロツプ回路、11はタイマ信号の入力でトリガ信
号を出力するトリガ回路、12は動作信号または
リセツト用のスイツチ13のオン操作による入力
信号でトリガ信号を出力するトリガ回路、14は
セツト用のスイツチ15のオン操作による入力信
号でトリガ信号を出力するトリガ回路である。ま
た、16はトリガ回路14のトリガ信号がセツト
信号としてS端子に入力すると動作してQ端子に
タイマセツト信号を出力し、トリガ回路11また
は12のトリガ信号がリセツト信号としてR端子
に入力すると反転してタイマセツト信号がなくな
るように動作するR−S形の第2のフリツプフロ
ツプ回路、17はタイマセツト信号およびフリツ
プフロツプ回路10の出力点Pのレベルを入力
し、タイマセツト信号が入力されている状態で出
力点Pが“L”の場合は表示器しての発光ダイオ
ードLED1を点灯し、同じ状態で出力点Pが
“H”の場合は発光ダイオードLED2を点灯する表
示回路である。
このような構成において、スイツチ15をオン
操作してトリガ回路14からトリガ信号を出力す
ると、フリツプフロツプ回路16はセツトされて
Q端子からタイマセツト信号が出力され、これに
よつてタイマ回路1は能動状態となる。同時に、
タイマセツト信号によつて表示回路が動作し、フ
リツプフロツプ回路10の出力点Pが“L”であ
ると発光ダイオードLED1が点灯して、ダイマ動
作がオフ→オンの動作モードにあることが表示さ
れる。なお、このとき、もし出力点Pが“H”で
あると発光ダイオードLED2が点灯してタイマ動
作がオン→オフの動作モードにあることが表示さ
れる。やがて、タイマ設定時刻になるとタイマ回
路1は出力端子Oからタイマ信号を出力し、これ
によつてトリガ回路8を経てフリツプフロツプ回
路10が反転動作される。この結果、フリツプフ
ロツプ回路10から駆動信号が出力され出力点P
は“L”から“H”に変る。この駆動信号によつ
て駆動回路3が動作し被制御回路5は制御され
る。なお、もし出力点Pが“H”になつているよ
うなオン→オフ動作モードの場合は、タイマ信号
によつて出力点Pは“H”から“L”に変る。す
なわち、“L”の駆動信号が出力されることにな
る。一方、タイマ信号が出力されると同時にトリ
ガ回路11を経てR端子にトリガ信号が入力する
ため、フリツプフロツプ回路16は自動的にリセ
ツトされタイマセツト信号はなくなり、すなわち
Q端子は“H”から“L”になり、これによつて
タイマ回路1はリセツトされてタイマ信号は出力
されなくなる。Q端子が“L”になると点灯して
いた発光ダイオードLED1またはLED2は消える。
ここで、スイツチ9を1回オン操作すると出力点
Pは“H”から“L”になり回路は最初の状態に
戻る。その後、スイツチ15を操作すれば、再度
前記と同様な動作を繰返し被制御回路5のタイマ
制御を行なうことができる。なお、オフ→オン動
作モードの後にはオン→オフ動作モードを行なう
場合は前記スイツチ9のオン操作は不要になる。
なお、フリツプフロツプ回路16がセツト状態
にあるとき、これをリセツトしたい場合はスイツ
チ13をオン操作するとトリガ回路12からトリ
ガ信号が出力され、フリツプフロツプ回路16を
リセツト状態にすることができる。また、出力点
Pが“L”のときスイツチ9をオン操作すると、
この操作でトリガ回路12からトリガ信号が出力
され、同様にフリツプフロツプ回路16をリセツ
トさせることができる。したがつて、リセツト用
のスイツチ13は省略することもできる。タイマ
を一度セツトした後、都合でやめたいときは、こ
のようなスイツチ操作でフリツプフロツプ回路1
6をリセツトすればよいことになる。
また、オフ→オン動作モードをオン→オフ動作
モードに切換えたい場合、または逆にオン→オフ
動作モードをオフ→オン動作モードに切換えたい
場合には、スイツチ9を1回オン操作することに
よつてきわめて容易に行なうことができる。
第3図は第2図に示したブロツク図の一具体例
としての回路図である。図において、第2図と同
一部分分には同一符号を付してある。B電源を投
入すると、初期設定回路20は入力微分信号によ
つてトランジスタTR2が短時間だけオン状態にな
る。フリツプフロツプ回路10はトランジスタ
TR3,TR4からなる周知のトリガ形回路で、初期
設定回路20のトランジスタTR2がオン状態にな
るとトランジスタTR3がオフするためトランジス
タTR4はオンし出力点Pは“L”となる。これが
初期状態になる。トリガ回路8においては、タイ
マ回路1のタイマ出力端子Oが“L”だとトラン
ジスタTR5はオンしているが、これがタイマ信号
出力によつて“H”になるとオフして負微分出力
のトリガ信号が出力し、これによつてフリツプフ
ロツプ回路10のトランジスタTR4はオフにな
る。スイツチ9をオンしても回路は全く同様に動
作しトランジスタTR4はオフになる。トランジス
タTR4がオフにすると出力点Pは“H”になり駆
動回路3に駆動信号が入力される。この他のトリ
ガ回路11,12,14はすべて2個の抵抗と1
個のコンデンサからなるπ形回路に構成された微
分回路である。フリツプフロツプ回路16はトラ
ンジスタTR6,TR7からなる周知のR−S形回路
で、トランジスタTR6のベースがR端子、コレク
タがQ端子、またトランジスタTR7のベースがS
端子にそれぞれなつている。トリガ回路14から
S端子にトリガ信号が出力されると、トランジス
タTR7はオンするとともにトランジスタTR6はオ
フしQ端子は“H”になり、トリガ回路11また
は12からR端子にトリガ信号が出力されると、
逆にトランジスタTR6はオンしてQ端子は“L”
になるとともにトランジスタTR7はオフする。ま
た、表示回路17は、フリツプフロツプ回路16
のQ端子が“H”になつたときオンするトランジ
スタTR8,TR9と出力点Pが“L”のときオンす
るトランジスタTR10、“H”のときオンするトラ
ンジスタTR11とによつてそれぞれアンド回路が
形成されるように構成されている。トランジスタ
TR8,TR10がともにオンのとき発光ダイオード
LED1が点灯し、トランジスタTR9,TR11がとも
にオンのとき発光ダイオードLED2が点灯する。
このような構成で、初期状態は出力点Pが
“L”なので、フリツプフロツプ回路16のQ端
子は“L”になつているが、スイツチ15をオン
するとこれが反転してQ端子は“H”になりタイ
マ回路1は能動状態となる。このとき、発光ダイ
オードLED1は点灯する。設定時刻までカウント
するとタイマ回路1の出力端子Oは“H”にな
り、これによりトリガ回路11を経てR端子が短
時間“H”になつてフリツプフロツプ回路16は
リセツトされてQ端子は“L”になり、CR回路
によつてやや遅れて入力端子Sが“L”になつて
タイマ回路1は自動的にリセツトされる。このと
き、発光ダイオードLED1は消える。一方、タイ
マ回路1の出力端子Oが“H”になると、トリガ
回路8を経てフリツプフロツプ回路10のトラン
ジスタTR4がオフになり、これによつて出力点P
は“H”になる。この結果、駆動回路3が動作し
被制御回路5がタイマ制御される。
そのほか、第2図で説明した動作と同じ動作が
行なわれる。
このように、この考案に係るタイマ制御回路に
よると、タイマ回路がタイマ信号の出力と同時に
自動的にリセツトされるので、次にそのままセツ
トでき余計な操作を必要とせずセツト操作が簡単
になる。また、スイツチ操作で動動作モードが簡
単に切換えられるため用途に応じ任意の使い方が
できる。さらに表示回路を付加すれば動作モード
の内容を視覚的に認識できるという利点もある。
このように、この考案は数多くの優れた効果を奏
する。
【図面の簡単な説明】
第1図は従来のタイマ制御回路の回路図、第2
図はこの考案に係るタイマ制御回路の一実施例の
ブロツク図、第3図は第2図の一具体例としての
回路図である。 1……タイマ回路、3……駆動回路、5……被
制御回路、8,11,12,14……トリガ回
路、9,13,15……スイツチ、10……第1
のフリツプフロツプ回路、16……第2のフリツ
プフロツプ回路、17……表示回路、LED1
LED2……発光ダイオード。

Claims (1)

    【実用新案登録請求の範囲】
  1. タイマセツト信号の入力により動作して設定時
    刻にタイマ信号を出力するとともに、このタイマ
    セツト信号がなくなつたときにリセツトされるタ
    イマ回路と、このタイマまたはモード切換スイツ
    チの操作により出力するトリガ信号の入力により
    動作信号を出力する第1のフリツプフロツプ回路
    と、この動作信号にもとずいて制御される被制御
    回路と、セツトスイツチの操作により出力するセ
    ツト信号の入力によりセツトされるとともに、前
    記タイマ信号または動作信号に基づいてリセツト
    され、セツト時に前記タイマセツト信号を出力す
    る第2のフリツプフロツプ回路とを備えたことを
    特徴とするタイマ制御回路。
JP16424579U 1979-11-29 1979-11-29 Expired JPS6233390Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16424579U JPS6233390Y2 (ja) 1979-11-29 1979-11-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16424579U JPS6233390Y2 (ja) 1979-11-29 1979-11-29

Publications (2)

Publication Number Publication Date
JPS5682691U JPS5682691U (ja) 1981-07-03
JPS6233390Y2 true JPS6233390Y2 (ja) 1987-08-26

Family

ID=29675200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16424579U Expired JPS6233390Y2 (ja) 1979-11-29 1979-11-29

Country Status (1)

Country Link
JP (1) JPS6233390Y2 (ja)

Also Published As

Publication number Publication date
JPS5682691U (ja) 1981-07-03

Similar Documents

Publication Publication Date Title
JPS6233390Y2 (ja)
JPH0452923Y2 (ja)
JPS5832355Y2 (ja) 遅延機能を有するリレ−駆動回路
JPS6319960Y2 (ja)
JPH0545079Y2 (ja)
JPH0145151Y2 (ja)
JPH024523Y2 (ja)
JPH0422519Y2 (ja)
JPS6241341Y2 (ja)
JPS631464Y2 (ja)
JPH0217396Y2 (ja)
JPS6122308Y2 (ja)
JPS626554Y2 (ja)
KR0140202Y1 (ko) 24시간 주기의 알람기능을 가지는 시계
JPS6110225Y2 (ja)
JPS6110230Y2 (ja)
JPS636895Y2 (ja)
KR930000912Y1 (ko) 시그날 온 딜레이 타이머 회로
JPS623754Y2 (ja)
JPH04285999A (ja) 圧電ブザーの駆動回路
JPS5892132A (ja) タイマ−回路
KR900006306Y1 (ko) 이 음성씨스템의 음성 트랩 회로
KR810000549Y1 (ko) 얼라암 전자시계
JPS5943420A (ja) 電流ミラ−形定電流装置
KR940023314A (ko) 마이크로 컴퓨터를 이용한 자동점멸기 및 그 제어방법