JPH0145151Y2 - - Google Patents
Info
- Publication number
- JPH0145151Y2 JPH0145151Y2 JP14856783U JP14856783U JPH0145151Y2 JP H0145151 Y2 JPH0145151 Y2 JP H0145151Y2 JP 14856783 U JP14856783 U JP 14856783U JP 14856783 U JP14856783 U JP 14856783U JP H0145151 Y2 JPH0145151 Y2 JP H0145151Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- muting
- power supply
- current
- power switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
本考案は電源がOFF状態でのミユーテイング
制御電流と、電源がON状態でのミユーテイング
制御電流とを変化させることを目的としたミユー
テイング回路に関し、以下、本考案を図面の実施
例に基づいて説明する。第１図は本考案に係るミ
ユーテイング回路の回路図で、第２図は同回路の
動作説明図を示す。
制御電流と、電源がON状態でのミユーテイング
制御電流とを変化させることを目的としたミユー
テイング回路に関し、以下、本考案を図面の実施
例に基づいて説明する。第１図は本考案に係るミ
ユーテイング回路の回路図で、第２図は同回路の
動作説明図を示す。
上記の図面において、１は負論理のミユーテイ
ング信号を発生するコントローラ、Q1はコント
ローラ１から出力されるミユーテイング信号の論
理を反転するインバータ用のトランジスタ、Q2
は該トランジスタQ1の電流を増幅するバツフア
トランジスタ、Q3は該トランジスタQ2のエミツ
タ電流によりON，OFFするミユーテイング用の
トランジスタ、該トランジスタQ3はラインの増
幅器２の出力側に挿入されており、３は増幅器２
の出力端子、Ｂは電源、R1，R2，R3，R4は抵
抗、Ｓは電源スイツチである。
ング信号を発生するコントローラ、Q1はコント
ローラ１から出力されるミユーテイング信号の論
理を反転するインバータ用のトランジスタ、Q2
は該トランジスタQ1の電流を増幅するバツフア
トランジスタ、Q3は該トランジスタQ2のエミツ
タ電流によりON，OFFするミユーテイング用の
トランジスタ、該トランジスタQ3はラインの増
幅器２の出力側に挿入されており、３は増幅器２
の出力端子、Ｂは電源、R1，R2，R3，R4は抵
抗、Ｓは電源スイツチである。
次に、上記の実施例の作用について説明する。
まず、電源スイツチＳが開成となつている場合に
ついて説明する。コントローラ１には、直接、電
源Ｂの電圧が加えられている。そして、このコン
トローラ１への電源供給は、いわゆるバツクアツ
プ電源であり、内部のメモリー回路の状態を保持
させるためのものである。又、抵抗R2を介して
インバータ用のトランジスタQ1のコレクタに加
えられている電圧は、ミユーテイング制御用の電
流を供給するものである。なお、コントローラ１
のミユーテイング信号の論理はローアクテイブと
する。いま、電源スイツチＳが開成となつている
ため、コントローラ１からは負論理のミユーテイ
ング信号が出力されている（電位＝Low）。この
電圧は抵抗R1を通じてトランジスタQ1のベース
に加えられているために、このトランジスタQ1
はOFFの状態となつている。また、トランジス
タQ2のコレクタには電圧が供給されていないの
で、このトランジスタQ2はベース・エミツタ間
のダイオード特性を示している。従つて、第２図
で示すように電源Ｂより抵抗R2→トランジスタ
Q1のベース→トランジスタQ2のエミツタ→抵抗
R4→トランジスタQ3のベースと電流が流れトラ
ンジスタQ3をON状態とする。この結果、増幅器
２の出力は抵抗R3の抵抗値と、トランジスタQ3
のON抵抗とによつて分割された電圧として、出
力端子３に現れることになる。この場合はもとも
と増幅器２の出力はないことと同じである。
まず、電源スイツチＳが開成となつている場合に
ついて説明する。コントローラ１には、直接、電
源Ｂの電圧が加えられている。そして、このコン
トローラ１への電源供給は、いわゆるバツクアツ
プ電源であり、内部のメモリー回路の状態を保持
させるためのものである。又、抵抗R2を介して
インバータ用のトランジスタQ1のコレクタに加
えられている電圧は、ミユーテイング制御用の電
流を供給するものである。なお、コントローラ１
のミユーテイング信号の論理はローアクテイブと
する。いま、電源スイツチＳが開成となつている
ため、コントローラ１からは負論理のミユーテイ
ング信号が出力されている（電位＝Low）。この
電圧は抵抗R1を通じてトランジスタQ1のベース
に加えられているために、このトランジスタQ1
はOFFの状態となつている。また、トランジス
タQ2のコレクタには電圧が供給されていないの
で、このトランジスタQ2はベース・エミツタ間
のダイオード特性を示している。従つて、第２図
で示すように電源Ｂより抵抗R2→トランジスタ
Q1のベース→トランジスタQ2のエミツタ→抵抗
R4→トランジスタQ3のベースと電流が流れトラ
ンジスタQ3をON状態とする。この結果、増幅器
２の出力は抵抗R3の抵抗値と、トランジスタQ3
のON抵抗とによつて分割された電圧として、出
力端子３に現れることになる。この場合はもとも
と増幅器２の出力はないことと同じである。
次に、電源スイツチＳを閉成した場合について
説明する。この場合には増幅器２に電源Ｂの電圧
が供給されるので、一般に出力端子３には雑音が
発生する。ところが、トランジスタQ3はONのま
まであり、抵抗R3との抵抗比が大きく設定され
ているので、出力端子３には小さな雑音しか発生
しない。そして、一定時間の経過後、コントロー
ラ１から出力されているミユーテイング信号が
OFFとなる（電位＝High）。この時、この信号は
抵抗R1を通りトランジスタQ1のベースに供給さ
れ、該トランジスタQ1をONとする。すると、ト
ランジスタQ2のベースが接地されるので、トラ
ンジスタQ2はOFFとなる。なお、この時トラン
ジスタQ2は電源Ｂにより電源スイツチＳを介し
てコレクタ電圧が供給されているので、エミツタ
フオロワとして動作する。トランジスタQ2が
OFFになると、トランジスタQ3もOFFとなり、
従つて、増幅器２の出力は、そのまま出力端子３
に供給される。又、コントローラ１からミユーテ
イング信号が与えられた時（この機器を操作した
時）について説明すると、トランジスタQ1は
OFFとなり、抵抗R2より流れてくる電流はトラ
ンジスタQ2により電流増幅され、従つて、トラ
ンジスタQ3のベース電流は電源ＢがOFFの時の
電流より当然に多く流れることになる。一般にト
ランジスタのON抵抗（コレクタ・エミツタ間の
抵抗）はベース電流を多くする程、小さくなる性
質を示すので、電源ＢがONの状態でのミユーテ
イングの減衰量を大きくすることができる。
説明する。この場合には増幅器２に電源Ｂの電圧
が供給されるので、一般に出力端子３には雑音が
発生する。ところが、トランジスタQ3はONのま
まであり、抵抗R3との抵抗比が大きく設定され
ているので、出力端子３には小さな雑音しか発生
しない。そして、一定時間の経過後、コントロー
ラ１から出力されているミユーテイング信号が
OFFとなる（電位＝High）。この時、この信号は
抵抗R1を通りトランジスタQ1のベースに供給さ
れ、該トランジスタQ1をONとする。すると、ト
ランジスタQ2のベースが接地されるので、トラ
ンジスタQ2はOFFとなる。なお、この時トラン
ジスタQ2は電源Ｂにより電源スイツチＳを介し
てコレクタ電圧が供給されているので、エミツタ
フオロワとして動作する。トランジスタQ2が
OFFになると、トランジスタQ3もOFFとなり、
従つて、増幅器２の出力は、そのまま出力端子３
に供給される。又、コントローラ１からミユーテ
イング信号が与えられた時（この機器を操作した
時）について説明すると、トランジスタQ1は
OFFとなり、抵抗R2より流れてくる電流はトラ
ンジスタQ2により電流増幅され、従つて、トラ
ンジスタQ3のベース電流は電源ＢがOFFの時の
電流より当然に多く流れることになる。一般にト
ランジスタのON抵抗（コレクタ・エミツタ間の
抵抗）はベース電流を多くする程、小さくなる性
質を示すので、電源ＢがONの状態でのミユーテ
イングの減衰量を大きくすることができる。
本考案は叙上のように、負論理のミユーテイン
グ信号を発生するコントローラ１と、この信号を
反転し、電源Ｂから直接電圧が供給されるインバ
ータ用トランジスタQ1と、このトランジスタQ1
の出力により動作し、電源Ｂの電圧が電源スイツ
チＳを介して供給されるエミツタフオロワ用トラ
ンジスタQ2と、ライン増幅器２の出力側に挿入
され上記のエミツタフオロワ用トランジスタQ2
の電流で制御されるミユーテイングトランジスタ
Q3とから構成され、ミユーテイングトランジス
タQ3のベース電流を電源スイツチＳのON，OFF
により変化できるようにしたので、電源スイツチ
ＳのOFF時の消費電流が少なくて、ある程度の
ミユーテイング量を確保し、電源スイツチＳの
ON時にはミユーテイング量を大きくすることが
できる。つまり、メモリーバツクアツプ時の電流
を減らすことが出来ると共に、電源ＢのON，
OFF時に発生するノイズを減らすことが出来る。
グ信号を発生するコントローラ１と、この信号を
反転し、電源Ｂから直接電圧が供給されるインバ
ータ用トランジスタQ1と、このトランジスタQ1
の出力により動作し、電源Ｂの電圧が電源スイツ
チＳを介して供給されるエミツタフオロワ用トラ
ンジスタQ2と、ライン増幅器２の出力側に挿入
され上記のエミツタフオロワ用トランジスタQ2
の電流で制御されるミユーテイングトランジスタ
Q3とから構成され、ミユーテイングトランジス
タQ3のベース電流を電源スイツチＳのON，OFF
により変化できるようにしたので、電源スイツチ
ＳのOFF時の消費電流が少なくて、ある程度の
ミユーテイング量を確保し、電源スイツチＳの
ON時にはミユーテイング量を大きくすることが
できる。つまり、メモリーバツクアツプ時の電流
を減らすことが出来ると共に、電源ＢのON，
OFF時に発生するノイズを減らすことが出来る。
第１図は本考案に係るミユーテイング回路の回
路図で、第２図は同回路の動作説明図を示す。 １……コントローラ、２……増幅器、Q1，Q2，
Q3……トランジスタ、Ｂ……電源、Ｓ……電源
スイツチ。
路図で、第２図は同回路の動作説明図を示す。 １……コントローラ、２……増幅器、Q1，Q2，
Q3……トランジスタ、Ｂ……電源、Ｓ……電源
スイツチ。
Claims (1)
- 負論理のミユーテイング信号を発生するコント
ローラと、この信号を反転し電源から直接電圧が
供給されるインバータ用トランジスタと、このト
ランジスタの出力により動作し電源電圧が電源ス
イツチを介して供給されるエミツタフオロワ用ト
ランジスタと、ライン増幅器の出力側に挿入され
上記のエミツタフオロワ用トランジスタの電流で
制御されるミユーテイングトランジスタとから構
成され、ミユーテイングトランジスタのベース電
流を電源スイツチのON，OFFにより変化できる
ようにしたことを特徴とするミユーテイング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856783U JPS6057211U (ja) | 1983-09-26 | 1983-09-26 | ミュ−ティング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14856783U JPS6057211U (ja) | 1983-09-26 | 1983-09-26 | ミュ−ティング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057211U JPS6057211U (ja) | 1985-04-22 |
| JPH0145151Y2 true JPH0145151Y2 (ja) | 1989-12-27 |
Family
ID=30330047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14856783U Granted JPS6057211U (ja) | 1983-09-26 | 1983-09-26 | ミュ−ティング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057211U (ja) |
-
1983
- 1983-09-26 JP JP14856783U patent/JPS6057211U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6057211U (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3001014B2 (ja) | バイアス電圧発生回路 | |
| JPH0145151Y2 (ja) | ||
| JPH04205115A (ja) | ボルテージ・レギュレーター | |
| JPH06180616A (ja) | 基準電圧発生回路 | |
| JPS6130344Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JPH063451Y2 (ja) | 電流供給回路 | |
| JP2000207037A (ja) | 安定化電源回路 | |
| JPS602688Y2 (ja) | 時計付ラジオ受信機 | |
| JPS5933332U (ja) | 増幅回路 | |
| JPH0326665Y2 (ja) | ||
| JPS5838691Y2 (ja) | シヤントレギユレ−タ−ツキ オ−デイオアウトカイロ | |
| JPH0321062Y2 (ja) | ||
| JPH0528808Y2 (ja) | ||
| JPH03113612A (ja) | 定電圧発生回路 | |
| JPH01175015U (ja) | ||
| JPS60187915U (ja) | 定電圧電源装置 | |
| JPS6135420U (ja) | 電力増幅器 | |
| JPH0511869A (ja) | 電源制御回路 | |
| JPS60119136U (ja) | 充放電回路 | |
| JPH028214U (ja) | ||
| JPH01258016A (ja) | スタンバイ回路 | |
| JPH01117118U (ja) | ||
| JPS59123129A (ja) | リレ−ドライブ回路 | |
| JPS6027007A (ja) | ２電圧出力電源回路 |