JPH0511869A - 電源制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 ３端子レギュレ―タと電流ブ―スト用トラン
ジスタを用いて電源制御回路を構成する場合、単一の大
電流用トランジスタを用いて電力ロス（電圧ロス）を少
なくすることである。 【構成】 スイッチＳＷがオン状態になると、制御回路
３の出力端子Ｐ0 には論理値“１”がされる。その結
果、トランジスタＴ3 がオン状態となり、抵抗Ｒ3、Ｒ4
、Ｒ5 に電流が流れ、トランジスタＴ1 、Ｔ2 がオン
状態となる。したがって、３端子レギュレ―タ４の入力
端子Ｐ1 には抵抗Ｒ3 およびトランジスタＴ2 を通して
電源１から電圧が供給され、出力端子Ｐ3 からは安定化
された定電圧が生じる。そして、抵抗Ｒ1 とＲ2 との比
によって決まる電圧が出力部Ｖ0 に生じる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は３端子レギュレ―タを用
いた電源制御回路に関する。

【０００２】

【従来の技術】近年、種々の装置において、消費電流の
少ない制御回路に常時通電しておき、大電流が必要な場
合にのみ制御回路からの信号により電力供給回路（例え
ば、大電流用定電圧回路）を動作させる方式が用いられ
ている。特に、電池式の装置では、電力供給回路の非動
作時の消費電流を数μＡ程度に小さくする必要がある。

【０００３】しかしながら、通常の電力供給回路では非
動作時でも数ｍＡ程度の電流が流れるため、非動作時に
は電力供給回路への電源を遮断する方法が考えられる。

【０００４】図３は、上記方法を用いた従来の電源制御
回路の電気回路図である。

【０００５】１１は電源、１２は電圧安定化回路、１３
は制御回路、１４は３端子レギュレータである。３端子
レギュレ―タ１４、トランジスタＴA 、抵抗ｒ1 、ｒ2
およびｒ3 からなる回路は、３端子レギュレ―タを用い
て大電流を得るための一般的な回路構成（電流ブ―スタ
―）であり、抵抗ｒ1 とｒ2 の抵抗値の比により出力部
Ｖ0 の電圧が決定される。動作状態（スイッチＳＷがオ
ン状態）では、制御回路１３の出力Ｐ0 の論理値が
“１”となる。そして、抵抗ｒ4 、ｒ5 およびｒ6に電
流が流れ、トランジスタＴB およびＴC がいずれもオン
状態となる。その結果、電流ブ―スタ―に電源が供給さ
れることになり、出力部Ｖ0 には３端子レギュレ―タ１
４の内部基準電圧と抵抗ｒ1 とｒ2 の抵抗値の比によっ
て決まる一定の電圧が生じる。

【０００６】

【発明が解決しようとする課題】上記従来の電源制御回
路では、電源１１からトランジスタＴB およびＴA を通
して出力部Ｖ0 に電流が供給される。したがって、トラ
ンジスタＴA 、ＴB にはいずれも大電流用トランジスタ
を用いなければならなかった。したがって、電力ロスが
大きくなり、部品が高価になるという問題点があった。
また、トランジスタＴB のエミッタ・コレクタ間の電圧
降下（０．２〜０．５ボルト）によって電圧ロスが生じ
るため、電源１１の電圧を高くしておかなければならな
かった。特に、電源１１として電池を用いる場合には、
この電圧ロスは重大な問題となるものであった。

【０００７】本発明の目的は、単一の大電流用トランジ
スタを用いて電力ロス（電圧ロス）の少ない電源制御回
路を提供することである。

【０００８】

【課題を解決するための手段】本発明における電源制御
回路は、３端子レギュレ―タと、上記３端子レギュレ―
タの出力端子と電源との間に接続された電流ブ―スト用
トランジスタと、上記３端子レギュレ―タの入力端子と
上記電流ブ―スト用トランジスタのベ―スとの間に接続
されたスイッチング回路と、上記スイッチング回路の導
通状態を制御する制御回路とからなる。

【０００９】

【実施例】図１は、電源制御回路の第１実施例を示した
電気回路図である。

【００１０】電源１は、回路全体に電力を供給するもの
であり、例えば乾電池が用いられる。電圧安定化回路２
は、電源１の電圧を安定化（定電圧化）して制御回路３
に供給するものである。制御回路３は、スイッチＳＷを
オン状態にしたときに、出力端子Ｐ0 に論理値“１”を
出力するものである。３端子レギュレ―タ４は、入力端
子Ｐ1 に一定範囲の電圧が供給されたときに、出力端子
Ｐ3 から安定化された定電圧が生じるものである。端子
Ｐ2 は接地されている。電流ブ―スト用トランジスタＴ
1 には大電力用トランジスタが用いられ、制御用トラン
ジスタＴ2 、Ｔ3 には小電力用トランジスタが用いられ
る。Ｒ1 、Ｒ2 、Ｒ3 、Ｒ4 、Ｒ5 およびＲ6 は抵抗で
ある。

【００１１】つぎに、図１に示した回路の動作を説明す
る。

【００１２】スイッチＳＷがオフ状態のときには、制御
回路３の出力端子Ｐ0 に論理値“０”が出力され、トラ
ンジスタＴ3 、Ｔ2 、Ｔ1 がいずれもオフ状態となる。
したがって、出力部Ｖ0 はオフ状態となる。

【００１３】スイッチＳＷが押されると（オン状態）、
制御回路３の出力端子Ｐ0 には論理値“１”が一定期間
出力される。その結果、トランジスタＴ3 がオン状態と
なり、抵抗Ｒ3 、Ｒ4 、Ｒ5 に電流が流れ、トランジス
タＴ1 、Ｔ2 がオン状態となる。トランジスタＴ2 がオ
ン状態ということは、トランジスタＴ1 のベ―スと３端
子レギュレ―タ４の入力端子Ｐ1 が接続されているのと
ほぼ同等となり、これは図３の従来例と同様となる。し
たがって、３端子レギュレ―タ４の入力端子Ｐ1 には抵
抗Ｒ3 およびトランジスタＴ2 を通して電源１から電圧
が供給され、抵抗Ｒ1 とＲ2 との比によって決まる電圧
が出力部Ｖ0 に生じる。また、トランジスタＴ1 によっ
て電流ブ―スト回路が構成されるため、出力部Ｖ0 に負
荷を接続した場合にもトランジスタＴ1 を通して電源１
から電流が供給され、出力部Ｖ0の電圧は一定に保持さ
れる。

【００１４】図２は、電源制御回路の第２実施例を示し
た電気回路図である。

【００１５】本実施例では、制御用の小電力用トランジ
スタＴ4 を１個接続するだけで、図１に示した第１実施
例とほぼ同様の機能を果すものである。なお、図１に示
した第１実施例の構成要素と基本的機能が同じものにつ
いては、図１と同一の符号を付してある。

【００１６】図２に示した回路の動作は以下の通りであ
る。

【００１７】スイッチＳＷがオフ状態のときには、制御
回路３の出力端子Ｐ0 に論理値“０”が出力され、トラ
ンジスタＴ4 、Ｔ1 がいずれもオフ状態となる。したが
って、出力部Ｖ0 はオフ状態となる。なお、抵抗Ｒ8
は、制御回路３の出力端子Ｐ0に論理値“０”が出力さ
れたときに、トランジスタＴ3 を確実にオフするための
ものである。

【００１８】スイッチＳＷがオン状態のときには、制御
回路３の出力端子Ｐ0 に論理値“１”が出力される。そ
の結果、トランジスタＴ4 のベ―スには抵抗Ｒ7 を通し
て電流が供給され、トランジスタＴ4 がオン状態とな
る。なお、端子Ｐ0 の電圧レベル（論理値“１”）は、
トランジスタＴ4 のベ―ス・エミッタ間での電圧降下を
考慮して、トランジスタＴ4 が十分オンできる電圧とす
る必要がある。トランジスタＴ4 がオン状態になると、
抵抗Ｒ3 に電流が流れトランジスタＴ1 がオン状態とな
る。したがって、第１実施例と同様にして、出力部Ｖ0
の電圧は一定電圧に保持される。

【００１９】上記第１および第２実施例では、３端子レ
ギュレ―タ４の入力端子Ｐ3 に接続されるスイッチング
素子としてバイポ―ラトランジスタ（Ｔ2 、Ｔ4 ）を用
いているが、この代りにＭＯＳトランジスタ、アナログ
スイッチ（トランスミッションゲ―ト）を接続してもよ
い。また、このスイッチング素子にはメカニカルスイッ
チを用いることも可能である。

【００２０】

【発明の効果】本発明における電源制御回路では、単一
の大電流用トランジスタを用いて３端子レギュレ―タの
電流ブ―ストを行うことが可能である。したがって、電
力ロス（電圧ロス）の少ない電源制御回路を提供するこ
とができると同時に、部品コストを低減することができ
る。

【図面の簡単な説明】

【図１】本発明における電源制御回路の第１実施例を示
した電気回路図である。

【図２】本発明における電源制御回路の第２実施例を示
した電気回路図である。

【図３】従来の電源制御回路を示した電気回路図であ
る。

【符号の説明】

１……電源 ３……制御回路 ４……３端子レギュレ―タ Ｔ1 ……電流ブ―スト用トランジスタ Ｔ2 、Ｔ4 ……トランジスタ（スイッチング素子）

Claims (1)

1. 【特許請求の範囲】 【請求項１】 ３端子レギュレ―タと、 上記３端子レギュレ―タの出力端子と電源との間に接続
   された電流ブ―スト用トランジスタと、 上記３端子レギュレ―タの入力端子と上記電流ブ―スト
   用トランジスタのベ―スとの間に接続されたスイッチン
   グ回路と、 上記スイッチング回路の導通状態を制御する制御回路と
   からなる電源制御回路。