JP2000207037A - 安定化電源回路 - Google Patents
安定化電源回路Info
- Publication number
- JP2000207037A JP2000207037A JP11011223A JP1122399A JP2000207037A JP 2000207037 A JP2000207037 A JP 2000207037A JP 11011223 A JP11011223 A JP 11011223A JP 1122399 A JP1122399 A JP 1122399A JP 2000207037 A JP2000207037 A JP 2000207037A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- stabilized power
- power supply
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 従来の安定化電源回路では、常に外部からＬ
ｏｗおよびＨｉｇｈのいずれかの信号をトランジスタＴ
ｒ３に印加し続ける必要があった。 【解決手段】 出力を制御するための出力トランジスタ
Ｔｒと、該出力トランジスタＴｒをＯＮ／ＯＦＦするた
めのＯＮ／ＯＦＦ制御手段とを備えた安定化電源回路に
おいて、前記ＯＮ／ＯＦＦ制御手段に、サイリスタ１を
用いたことを特徴とする。
ｏｗおよびＨｉｇｈのいずれかの信号をトランジスタＴ
ｒ３に印加し続ける必要があった。 【解決手段】 出力を制御するための出力トランジスタ
Ｔｒと、該出力トランジスタＴｒをＯＮ／ＯＦＦするた
めのＯＮ／ＯＦＦ制御手段とを備えた安定化電源回路に
おいて、前記ＯＮ／ＯＦＦ制御手段に、サイリスタ１を
用いたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、出力を制御するた
めの出力制御素子と、該出力制御素子をＯＮ／ＯＦＦす
るためのＯＮ／ＯＦＦ制御手段とを備えた安定化電源回
路に関するものである。
めの出力制御素子と、該出力制御素子をＯＮ／ＯＦＦす
るためのＯＮ／ＯＦＦ制御手段とを備えた安定化電源回
路に関するものである。
【０００２】
【従来の技術】図５は、従来からシリーズレギュレータ
等に用いられている安定化電源回路の一例であり、出力
トランジスタであるパワートランジスタＴｒ１にＰＮＰ
トランジスタを使用した低飽和型の回路である。同図に
よると、入力電源Ｖｉｎとして充電池等がつながれた入
力端子にパワートランジスタＴｒ１のエミッタが接続さ
れ、負荷がつながれた出力端子にそのコレクタが接続さ
れている。パワートランジスタＴｒ１のベースには、パ
ワートランジスタＴｒ１を駆動させるためのトランジス
タＴｒ２のコレクタが接続されている。
等に用いられている安定化電源回路の一例であり、出力
トランジスタであるパワートランジスタＴｒ１にＰＮＰ
トランジスタを使用した低飽和型の回路である。同図に
よると、入力電源Ｖｉｎとして充電池等がつながれた入
力端子にパワートランジスタＴｒ１のエミッタが接続さ
れ、負荷がつながれた出力端子にそのコレクタが接続さ
れている。パワートランジスタＴｒ１のベースには、パ
ワートランジスタＴｒ１を駆動させるためのトランジス
タＴｒ２のコレクタが接続されている。
【０００３】トランジスタＴｒ２のベースには、２つの
入力信号の差分値を反転増幅して出力する誤差増幅器Ａ
ｍｐの出力部が接続されている。この誤差増幅器Ａｍｐ
は、負荷出力側の電圧を分圧抵抗Ｒ１，Ｒ２で分圧した
電圧（比較電圧）と基準電圧Ｖｒｅｆとを入力し、その
差分値を出力する。また、トランジスタＴｒ２のベース
には、トランジスタＴｒ３のエミッタが接続されてお
り、トランジスタＴｒ３のベースは、この安定化電源回
路の負荷側への電源出力をＯＮ／ＯＦＦするための制御
信号が入力される出力ＯＮ／ＯＦＦ端子につながれてい
る。
入力信号の差分値を反転増幅して出力する誤差増幅器Ａ
ｍｐの出力部が接続されている。この誤差増幅器Ａｍｐ
は、負荷出力側の電圧を分圧抵抗Ｒ１，Ｒ２で分圧した
電圧（比較電圧）と基準電圧Ｖｒｅｆとを入力し、その
差分値を出力する。また、トランジスタＴｒ２のベース
には、トランジスタＴｒ３のエミッタが接続されてお
り、トランジスタＴｒ３のベースは、この安定化電源回
路の負荷側への電源出力をＯＮ／ＯＦＦするための制御
信号が入力される出力ＯＮ／ＯＦＦ端子につながれてい
る。
【０００４】なお、トランジスタＴｒ２，Ｔｒ３のエミ
ッタは、それぞれＧＮＤに接続されている。
ッタは、それぞれＧＮＤに接続されている。
【０００５】そして、上記部品で構成される安定化電源
回路の外部出力には、電解コンデンサ等からなりフィル
ターとして機能する出力コンデンサＣが並列に接続され
ている。
回路の外部出力には、電解コンデンサ等からなりフィル
ターとして機能する出力コンデンサＣが並列に接続され
ている。
【０００６】この安定化電源回路の動作を説明すると、
誤差増幅器Ａｍｐは、抵抗Ｒ１，Ｒ２によって分圧され
た出力側の電圧と基準電圧Ｖｒｅｆとを入力し比較す
る。そして、その差分値を反転増幅してトランジスタＴ
ｒ２にベース電流として与える。トランジスタＴｒ２
は、このベース電流により制御され、これにより、パワ
ートランジスタＴｒ１のベースに流れる電流を制御す
る。この制御により、出力制御素子であるパワートラン
ジスタＴｒ１のコレクタ・エミッタ電圧Ｖｃｅが調整さ
れ、出力電圧が安定化される。
誤差増幅器Ａｍｐは、抵抗Ｒ１，Ｒ２によって分圧され
た出力側の電圧と基準電圧Ｖｒｅｆとを入力し比較す
る。そして、その差分値を反転増幅してトランジスタＴ
ｒ２にベース電流として与える。トランジスタＴｒ２
は、このベース電流により制御され、これにより、パワ
ートランジスタＴｒ１のベースに流れる電流を制御す
る。この制御により、出力制御素子であるパワートラン
ジスタＴｒ１のコレクタ・エミッタ電圧Ｖｃｅが調整さ
れ、出力電圧が安定化される。
【０００７】負荷側への電源出力（出力電圧）のＯＮ／
ＯＦＦは、パワートランジスタＴｒ１を駆動するトラン
ジスタＴｒ２のベースをトランジスタＴｒ３にて制御
（オープン／ショート）することによって行う。すなわ
ち、出力をＯＮするためには、出力ＯＮ／ＯＦＦ端子を
Ｌｏｗにする。これにより、トランジスタＴｒ３は動作
しないので、誤差増幅器Ａｍｐの出力はトランジスタＴ
ｒ２のベースに与えられ、パワートランジスタＴｒ１が
動作して出力はＯＮする。
ＯＦＦは、パワートランジスタＴｒ１を駆動するトラン
ジスタＴｒ２のベースをトランジスタＴｒ３にて制御
（オープン／ショート）することによって行う。すなわ
ち、出力をＯＮするためには、出力ＯＮ／ＯＦＦ端子を
Ｌｏｗにする。これにより、トランジスタＴｒ３は動作
しないので、誤差増幅器Ａｍｐの出力はトランジスタＴ
ｒ２のベースに与えられ、パワートランジスタＴｒ１が
動作して出力はＯＮする。
【０００８】一方、出力をＯＦＦするためには、出力Ｏ
Ｎ／ＯＦＦ端子をＨｉｇｈにする。これにより、トラン
ジスタＴｒ３は動作し、トランジスタＴｒ２はＯＦＦに
なる。そのため、パワートランジスタＴｒ１も動作しな
いので、出力はＯＦＦになる。
Ｎ／ＯＦＦ端子をＨｉｇｈにする。これにより、トラン
ジスタＴｒ３は動作し、トランジスタＴｒ２はＯＦＦに
なる。そのため、パワートランジスタＴｒ１も動作しな
いので、出力はＯＦＦになる。
【０００９】つまり、出力ＯＮ／ＯＦＦ端子がＬｏｗの
ときに出力はＯＮになり、出力ＯＮ／ＯＦＦ端子がＨｉ
ｇｈのときに出力はＯＦＦになる。この場合、トランジ
スタＴｒ３はＯＮ／ＯＦＦ制御手段として機能する。
ときに出力はＯＮになり、出力ＯＮ／ＯＦＦ端子がＨｉ
ｇｈのときに出力はＯＦＦになる。この場合、トランジ
スタＴｒ３はＯＮ／ＯＦＦ制御手段として機能する。
【００１０】このように、従来のＯＮ／ＯＦＦ機能は、
外部からＬｏｗの信号が継続して入力されているときに
出力を継続してＯＮ，Ｈｉｇｈの信号が継続して入力さ
れているときに出力を継続してＯＦＦにさせる機能であ
る。図６にＯＮ／ＯＦＦ制御時の出力及び制御電流の特
性を示す。
外部からＬｏｗの信号が継続して入力されているときに
出力を継続してＯＮ，Ｈｉｇｈの信号が継続して入力さ
れているときに出力を継続してＯＦＦにさせる機能であ
る。図６にＯＮ／ＯＦＦ制御時の出力及び制御電流の特
性を示す。
【００１１】図５においては、出力ＯＮ／ＯＦＦ端子が
Ｈｉｇｈの場合に出力がＯＦＦ、出力ＯＮ／ＯＦＦ端子
がＬｏｗの場合に出力がＯＮとなるが、図７のようにト
ランジスタＴｒ３のベースと出力ＯＮ／ＯＦＦ端子との
間にトランジスタＴｒ４を挿入する（具体的には、トラ
ンジスタＴｒ４のベースを出力ＯＮ／ＯＦＦ端子、コレ
クタをトランジスタＴｒ３のベース、エミッタをＧＮＤ
に接続する）と、出力ＯＮ／ＯＦＦ端子がＨｉｇｈの場
合に出力がＯＮ、出力ＯＮ／ＯＦＦ端子がＬｏｗの場合
に出力がＯＦＦとなる。
Ｈｉｇｈの場合に出力がＯＦＦ、出力ＯＮ／ＯＦＦ端子
がＬｏｗの場合に出力がＯＮとなるが、図７のようにト
ランジスタＴｒ３のベースと出力ＯＮ／ＯＦＦ端子との
間にトランジスタＴｒ４を挿入する（具体的には、トラ
ンジスタＴｒ４のベースを出力ＯＮ／ＯＦＦ端子、コレ
クタをトランジスタＴｒ３のベース、エミッタをＧＮＤ
に接続する）と、出力ＯＮ／ＯＦＦ端子がＨｉｇｈの場
合に出力がＯＮ、出力ＯＮ／ＯＦＦ端子がＬｏｗの場合
に出力がＯＦＦとなる。
【００１２】
【発明が解決しようとする課題】近年、省エネ化への規
制が一段と強まる中、電子機器においてもより一層の省
電力化が要求され、機器の低消費電流化のため、未使用
回路のＯＮ／ＯＦＦ等「パワーマネージメント」設計が
一般的であり、また待機時の低消費電流設計が活発化し
てきている。
制が一段と強まる中、電子機器においてもより一層の省
電力化が要求され、機器の低消費電流化のため、未使用
回路のＯＮ／ＯＦＦ等「パワーマネージメント」設計が
一般的であり、また待機時の低消費電流設計が活発化し
てきている。
【００１３】ところが、従来の安定化電源回路では、出
力のＯＮ／ＯＦＦを外部からＬｏｗ，Ｈｉｇｈ（トラン
ジスタＴｒ４を挿入した場合、Ｈｉｇｈ，Ｌｏｗ）の信
号によりＯＮ／ＯＦＦ制御回路であるトランジスタＴｒ
３をＯＮ，ＯＦＦさせ、これによりトランジスタＴｒ２
をＯＮ，ＯＦＦさせるとともに出力トランジスタＴｒ１
もＯＮ，ＯＦＦし、その結果出力がＯＮ，ＯＦＦ状態と
なるが、常に外部からＬｏｗおよびＨｉｇｈのいずれか
の信号をトランジスタＴｒ３に印加し続ける必要があっ
た。
力のＯＮ／ＯＦＦを外部からＬｏｗ，Ｈｉｇｈ（トラン
ジスタＴｒ４を挿入した場合、Ｈｉｇｈ，Ｌｏｗ）の信
号によりＯＮ／ＯＦＦ制御回路であるトランジスタＴｒ
３をＯＮ，ＯＦＦさせ、これによりトランジスタＴｒ２
をＯＮ，ＯＦＦさせるとともに出力トランジスタＴｒ１
もＯＮ，ＯＦＦし、その結果出力がＯＮ，ＯＦＦ状態と
なるが、常に外部からＬｏｗおよびＨｉｇｈのいずれか
の信号をトランジスタＴｒ３に印加し続ける必要があっ
た。
【００１４】この場合、ＬｏｗおよびＨｉｇｈのいずれ
かの信号を出力する外部のＯＮ／ＯＦＦ制御回路は常に
動作しており、この制御回路で消費する電流が存在する
ため、特に待機時の長い電子機器においては、無駄な回
路動作電流による消費電力の低減を妨げるものとなって
いた。
かの信号を出力する外部のＯＮ／ＯＦＦ制御回路は常に
動作しており、この制御回路で消費する電流が存在する
ため、特に待機時の長い電子機器においては、無駄な回
路動作電流による消費電力の低減を妨げるものとなって
いた。
【００１５】本発明は、上記課題に鑑み、外部消費電力
の低減が図れる安定化電源回路の提供を目的とするもの
である。
の低減が図れる安定化電源回路の提供を目的とするもの
である。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１記載の安定化電源回路は、出力を
制御するための出力制御素子と、該出力制御素子をＯＮ
／ＯＦＦするためのＯＮ／ＯＦＦ制御手段とを備えた安
定化電源回路において、前記ＯＮ／ＯＦＦ制御手段に、
電圧制御用素子を用いたことを特徴とするものである。
に、本発明の請求項１記載の安定化電源回路は、出力を
制御するための出力制御素子と、該出力制御素子をＯＮ
／ＯＦＦするためのＯＮ／ＯＦＦ制御手段とを備えた安
定化電源回路において、前記ＯＮ／ＯＦＦ制御手段に、
電圧制御用素子を用いたことを特徴とするものである。
【００１７】また、本発明の請求項２記載の安定化電源
回路は、前記電圧制御用素子がサイリスタからなること
を特徴とするものである。
回路は、前記電圧制御用素子がサイリスタからなること
を特徴とするものである。
【００１８】さらに、本発明の請求項３記載の安定化電
源回路は、請求項１記載の安定化電源回路において、前
記電圧制御用素子がＭＯＳＦＥＴからなることを特徴と
するものである。
源回路は、請求項１記載の安定化電源回路において、前
記電圧制御用素子がＭＯＳＦＥＴからなることを特徴と
するものである。
【００１９】さらにまた、本発明の請求項４記載の安定
化電源回路は、請求項１記載の安定化電源回路におい
て、前記電圧制御用素子がサイリスタ及びＭＯＳＦＥＴ
からなることを特徴とするものである。
化電源回路は、請求項１記載の安定化電源回路におい
て、前記電圧制御用素子がサイリスタ及びＭＯＳＦＥＴ
からなることを特徴とするものである。
【００２０】加えて、本発明の請求項５記載の安定化電
源回路は、請求項４記載の安定化電源回路において、前
記サイリスタにてＯＮ／ＯＦＦ制御し、前記ＭＯＳＦＥ
ＴにてＯＦＦ制御してなることを特徴とするものであ
る。
源回路は、請求項４記載の安定化電源回路において、前
記サイリスタにてＯＮ／ＯＦＦ制御し、前記ＭＯＳＦＥ
ＴにてＯＦＦ制御してなることを特徴とするものであ
る。
【００２１】上記構成によれば、本発明の安定化電源回
路は、ＯＮ／ＯＦＦ制御手段に、電圧制御用素子を用い
たので、出力のＯＮおよびＯＦＦの継続を行なう場合
に、外部からの信号を常に印加する必要がなく、短時間
の印加でＯＮ／ＯＦＦ制御することができる。また、請
求項２，３，４又は５記載の安定化電源回路の構成によ
り、容易に上記作用が得られる。
路は、ＯＮ／ＯＦＦ制御手段に、電圧制御用素子を用い
たので、出力のＯＮおよびＯＦＦの継続を行なう場合
に、外部からの信号を常に印加する必要がなく、短時間
の印加でＯＮ／ＯＦＦ制御することができる。また、請
求項２，３，４又は５記載の安定化電源回路の構成によ
り、容易に上記作用が得られる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
とともに説明する。なお、以下の実施の形態において、
回路の基本的な部分は「従来の技術」で説明した図５と
同様であるため、その説明を省略し、特徴部分を中心に
説明する。また、同一機能部分については同一符号を称
す。
とともに説明する。なお、以下の実施の形態において、
回路の基本的な部分は「従来の技術」で説明した図５と
同様であるため、その説明を省略し、特徴部分を中心に
説明する。また、同一機能部分については同一符号を称
す。
【００２３】図1は、本発明の第1実施の形態にかかる安
定化電源回路図である。
定化電源回路図である。
【００２４】本実施の形態は、ＯＮ／ＯＦＦ制御手段と
して電圧制御素子を用い、該電圧制御用素子としてサイ
リスタ１を用いたものである。
して電圧制御素子を用い、該電圧制御用素子としてサイ
リスタ１を用いたものである。
【００２５】具体的に説明すると、図５に示す従来の安
定化電源回路において、誤差増幅器Ａｍｐの出力部とト
ランジスタＴｒ２のベースとの間に前記サイリスタ１を
追加してなるものであって、該サイリスタ１のアノード
が誤差増幅器Ａｍｐの出力部及びトランジスタＴｒ３の
コレクタに接続され、カソードがトランジスタＴｒ２の
ベースに接続され、ゲートが出力ＯＮ端子に接続されて
なる。
定化電源回路において、誤差増幅器Ａｍｐの出力部とト
ランジスタＴｒ２のベースとの間に前記サイリスタ１を
追加してなるものであって、該サイリスタ１のアノード
が誤差増幅器Ａｍｐの出力部及びトランジスタＴｒ３の
コレクタに接続され、カソードがトランジスタＴｒ２の
ベースに接続され、ゲートが出力ＯＮ端子に接続されて
なる。
【００２６】また、該サイリスタ１のゲートとカソード
とが抵抗Ｒ３を介して接続されてなる。なお、図５で示
した出力ＯＮ／ＯＦＦ端子は、ここでは出力ＯＦＦ端子
となる。
とが抵抗Ｒ３を介して接続されてなる。なお、図５で示
した出力ＯＮ／ＯＦＦ端子は、ここでは出力ＯＦＦ端子
となる。
【００２７】次に、出力のＯＮ／ＯＦＦ動作について説
明する。
明する。
【００２８】まず、出力をＯＮ状態にする場合の動作に
ついて説明する。サイリスタ１は、一般的にゲートにあ
る電圧以上を印加することによりＯＮ「以下、これを
「ブレークオーバー」と称す」し、一端ブレークオーバ
ーすれば、その電圧が解除されてもＯＮ状態を保持する
性質をもっている。
ついて説明する。サイリスタ１は、一般的にゲートにあ
る電圧以上を印加することによりＯＮ「以下、これを
「ブレークオーバー」と称す」し、一端ブレークオーバ
ーすれば、その電圧が解除されてもＯＮ状態を保持する
性質をもっている。
【００２９】よって、出力ＯＮ端子に外部からＬｏｗま
たはＨｉｇｈの波形の信号を印加（この際、出力ＯＦＦ
端子はＯＦＦ状態）すると、その波形の電圧がサイリス
タ１のブレークオーバー電圧を越えたところでサイリス
タ１がＯＮする。その後、どのような波形の変化に対し
てもＯＮ状態を継続するので、トランジスタＴｒ２にベ
ース電圧が供給されてＯＮ状態になり、出力トランジス
タＴｒlもベース電圧が供給されてＯＮ状態となる。そ
の結果、出力がＯＮ状態となる。
たはＨｉｇｈの波形の信号を印加（この際、出力ＯＦＦ
端子はＯＦＦ状態）すると、その波形の電圧がサイリス
タ１のブレークオーバー電圧を越えたところでサイリス
タ１がＯＮする。その後、どのような波形の変化に対し
てもＯＮ状態を継続するので、トランジスタＴｒ２にベ
ース電圧が供給されてＯＮ状態になり、出力トランジス
タＴｒlもベース電圧が供給されてＯＮ状態となる。そ
の結果、出力がＯＮ状態となる。
【００３０】次に、出力をＯＦＦ状態にするときの動作
について説明する。出力ＯＦＦ端子に外部からＬｏｗま
たはＨｉｇｈの波形の信号を印加（この際、出力ＯＮ端
子はＯＦＦ状態）すると、トランジスタＴｒ３にベース
電圧が供給されてＯＮ状態となり、サイリスタ１はその
アノードおよびカソード間がＯＮ状態からＯＦＦ状態に
遷移する。これにより、トランジスタＴｒ２のベース電
圧が低下してＯＦＦ状態となり、出カトランジスタＴｒ
lもベース電圧が低下してＯＦＦ状態となる。その結
果、出力がＯＦＦ状態となる。
について説明する。出力ＯＦＦ端子に外部からＬｏｗま
たはＨｉｇｈの波形の信号を印加（この際、出力ＯＮ端
子はＯＦＦ状態）すると、トランジスタＴｒ３にベース
電圧が供給されてＯＮ状態となり、サイリスタ１はその
アノードおよびカソード間がＯＮ状態からＯＦＦ状態に
遷移する。これにより、トランジスタＴｒ２のベース電
圧が低下してＯＦＦ状態となり、出カトランジスタＴｒ
lもベース電圧が低下してＯＦＦ状態となる。その結
果、出力がＯＦＦ状態となる。
【００３１】図２にＯＮ／ＯＦＦ制御時の出力及び制御
電流の特性を示す。上述した本実施の形態にかかる安定
化電源回路では、図２に示すように、出力ＯＮ端子に外
部からＬｏｗまたはＨｉｇｈの波形の信号を印加した場
合、出力がＯＮ状態となり、出力トランジスタＴｒl，
トランジスタＴｒ２および誤差増幅器Ａｍｐは動作し、
これらのデバイスで消費する電流が存在する。
電流の特性を示す。上述した本実施の形態にかかる安定
化電源回路では、図２に示すように、出力ＯＮ端子に外
部からＬｏｗまたはＨｉｇｈの波形の信号を印加した場
合、出力がＯＮ状態となり、出力トランジスタＴｒl，
トランジスタＴｒ２および誤差増幅器Ａｍｐは動作し、
これらのデバイスで消費する電流が存在する。
【００３２】また、出力ＯＦＦ端子に外部からＬｏｗま
たはＨｉｇｈの波形の信号を印加した場合、出力がＯＦ
Ｆ状態となり、誤差増幅器Ａｍｐは動作し、このデバイ
スで消費する電流が存在する。
たはＨｉｇｈの波形の信号を印加した場合、出力がＯＦ
Ｆ状態となり、誤差増幅器Ａｍｐは動作し、このデバイ
スで消費する電流が存在する。
【００３３】ちなみに、従来の安定化電源回路では、出
力ＯＮ端子に外部からＨｉｇｈまたはＬｏｗの波形の信
号を印加しトランジスタＴｒ３がＯＦＦの場合、出力が
ＯＮ状態となり、出力トランジスタＴｒl，トランジス
タＴｒ２および誤差増幅器Ａｍｐは動作し、これらのデ
バイスで消費する電流が存在する。また、出力ＯＮ端子
に外部からＬｏｗまたはＨｉｇｈの波形の信号を印加し
トランジスタＴｒ３がＯＮの場合、出力がＯＦＦ状態と
なり、トランジスタＴｒ３および誤差増幅器Ａｍｐは動
作し、これらのデバイスで消費する電流が存在する。
力ＯＮ端子に外部からＨｉｇｈまたはＬｏｗの波形の信
号を印加しトランジスタＴｒ３がＯＦＦの場合、出力が
ＯＮ状態となり、出力トランジスタＴｒl，トランジス
タＴｒ２および誤差増幅器Ａｍｐは動作し、これらのデ
バイスで消費する電流が存在する。また、出力ＯＮ端子
に外部からＬｏｗまたはＨｉｇｈの波形の信号を印加し
トランジスタＴｒ３がＯＮの場合、出力がＯＦＦ状態と
なり、トランジスタＴｒ３および誤差増幅器Ａｍｐは動
作し、これらのデバイスで消費する電流が存在する。
【００３４】この結果、本実施の形態の安定化電源回路
は、従来の安定化電源回路に比較して出力ＯＦＦ時（待
機時）の期間は、動作回路が少なく消費電流が抑制され
る。特に、待機時の長い電子機器においては、従来の安
定化電源回路に比べ外部消費電力の低減が可能となる。
は、従来の安定化電源回路に比較して出力ＯＦＦ時（待
機時）の期間は、動作回路が少なく消費電流が抑制され
る。特に、待機時の長い電子機器においては、従来の安
定化電源回路に比べ外部消費電力の低減が可能となる。
【００３５】図３は、本発明の第２実施の形態にかかる
安定化電源回路図である。
安定化電源回路図である。
【００３６】本実施の形態は、ＯＮ／ＯＦＦ制御手段と
して電圧制御素子を用い、該電圧制御用素子としてサイ
リスタ１とＭＯＳＦＥＴ２とを用いたものであって、サ
イリスタ１をＯＮ／ＯＦＦ制御デバイスとし、ＭＯＳＦ
ＥＴ２をＯＦＦ制御デバイスとしたものである。
して電圧制御素子を用い、該電圧制御用素子としてサイ
リスタ１とＭＯＳＦＥＴ２とを用いたものであって、サ
イリスタ１をＯＮ／ＯＦＦ制御デバイスとし、ＭＯＳＦ
ＥＴ２をＯＦＦ制御デバイスとしたものである。
【００３７】具体的に説明すると、図５に示す従来の安
定化電源回路において、誤差増幅器Ａｍｐの出力部とト
ランジスタＴｒ２のベースとの間に前記サイリスタ１を
追加するとともに、トランジスタＴｒ３に代わってＭＯ
ＳＦＥＴ２を用いてなるものであって、該サイリスタ１
のアノードが誤差増幅器Ａｍｐの出力部及び及びＭＯＳ
ＦＥＴ２のドレインに接続され、カソードがトランジス
タＴｒ２のベースに接続され、ゲートが出力ＯＮ端子に
接続されてなる。また、前記ＭＯＳＦＥＴ２のゲートが
抵抗Ｒ４を介して出力ＯＦＦ端子に接続され、ソースが
ＧＮＤに接続されてなる。
定化電源回路において、誤差増幅器Ａｍｐの出力部とト
ランジスタＴｒ２のベースとの間に前記サイリスタ１を
追加するとともに、トランジスタＴｒ３に代わってＭＯ
ＳＦＥＴ２を用いてなるものであって、該サイリスタ１
のアノードが誤差増幅器Ａｍｐの出力部及び及びＭＯＳ
ＦＥＴ２のドレインに接続され、カソードがトランジス
タＴｒ２のベースに接続され、ゲートが出力ＯＮ端子に
接続されてなる。また、前記ＭＯＳＦＥＴ２のゲートが
抵抗Ｒ４を介して出力ＯＦＦ端子に接続され、ソースが
ＧＮＤに接続されてなる。
【００３８】また、該サイリスタ１のゲートとカソード
とが抵抗Ｒ３を介して接続されてなる。なお、図５で示
した出力ＯＮ／ＯＦＦ端子は、ここでは出力ＯＦＦ端子
となる。
とが抵抗Ｒ３を介して接続されてなる。なお、図５で示
した出力ＯＮ／ＯＦＦ端子は、ここでは出力ＯＦＦ端子
となる。
【００３９】次に、出力のＯＮ／ＯＦＦ動作について説
明する。
明する。
【００４０】まず、出力をＯＮ状態にする場合の動作
は、出力ＯＮ端子に外部からＬｏｗまたはＨｉｇｈの波
形の信号を印加（この際、出力ＯＦＦ端子はＯＦＦ状
態）するとサイリスタ１がＯＮする。その後、どのよう
な波形の変化に対してもＯＮ状態を継続するので、トラ
ンジスタＴｒ２にベース電圧が供給されてＯＮ状態にな
り、出力トランジスタＴｒlもベース電圧が供給されて
ＯＮ状態になる。その結果、出力がＯＮ状態となる。
は、出力ＯＮ端子に外部からＬｏｗまたはＨｉｇｈの波
形の信号を印加（この際、出力ＯＦＦ端子はＯＦＦ状
態）するとサイリスタ１がＯＮする。その後、どのよう
な波形の変化に対してもＯＮ状態を継続するので、トラ
ンジスタＴｒ２にベース電圧が供給されてＯＮ状態にな
り、出力トランジスタＴｒlもベース電圧が供給されて
ＯＮ状態になる。その結果、出力がＯＮ状態となる。
【００４１】次に、出力をＯＦＦ状態にする場合の動作
は、出力ＯＦＦ端子に外部からＬｏｗまたはＨｉｇｈの
波形の信号を印加（この際、出力ＯＮ端子はＯＦＦ状
態）するとＭＯＳＦＥＴ２のゲート電圧が供給されてＯ
Ｎ状態となり、サイリスタはそのアノードおよびカソー
ド間がＯＮ状態からＯＦＦ状態に遷移する。これによ
り、トランジスタＴｒ２のベース電圧が低下してＯＦＦ
状態となり、出力トランジスタＴｒlもベース電圧が低
下してＯＦＦ状態となる。その結果、出力がＯＦＦ状態
となる。
は、出力ＯＦＦ端子に外部からＬｏｗまたはＨｉｇｈの
波形の信号を印加（この際、出力ＯＮ端子はＯＦＦ状
態）するとＭＯＳＦＥＴ２のゲート電圧が供給されてＯ
Ｎ状態となり、サイリスタはそのアノードおよびカソー
ド間がＯＮ状態からＯＦＦ状態に遷移する。これによ
り、トランジスタＴｒ２のベース電圧が低下してＯＦＦ
状態となり、出力トランジスタＴｒlもベース電圧が低
下してＯＦＦ状態となる。その結果、出力がＯＦＦ状態
となる。
【００４２】本実施の形態にかかる安定化電源回路にお
いても、ＯＮ／ＯＦＦ制御時の回路動作電流は、上述し
た第１の実施の形態同様、従来の安定化電源回路と比較
して出力ＯＦＦ時（待機時）の期間は、動作回路が少な
く消費電流が抑制され、特に、待機時の長い電子機器に
おいては、従来の安定化電源回路に比べ外部消費電力の
低減が可能となる。
いても、ＯＮ／ＯＦＦ制御時の回路動作電流は、上述し
た第１の実施の形態同様、従来の安定化電源回路と比較
して出力ＯＦＦ時（待機時）の期間は、動作回路が少な
く消費電流が抑制され、特に、待機時の長い電子機器に
おいては、従来の安定化電源回路に比べ外部消費電力の
低減が可能となる。
【００４３】また、ＯＦＦ制御デバイスにＭＯＳＦＥＴ
２を用いることにより、従来のＯＦＦ制御デバイスにト
ランジスタＴｒ３を使用する場合と比較したとき、外部
から信号印加時においてゲートへの駆動電流がほとんど
必要なく、外部消費電力の低減により有効な手段とな
る。
２を用いることにより、従来のＯＦＦ制御デバイスにト
ランジスタＴｒ３を使用する場合と比較したとき、外部
から信号印加時においてゲートへの駆動電流がほとんど
必要なく、外部消費電力の低減により有効な手段とな
る。
【００４４】図４は、本発明の第３実施の形態にかかる
安定化電源回路図である。
安定化電源回路図である。
【００４５】本実施の形態は、ＯＮ／ＯＦＦ制御手段と
して電圧制御素子を用い、該電圧制御用素子としてＭＯ
ＳＦＥＴ２を用いたものである。
して電圧制御素子を用い、該電圧制御用素子としてＭＯ
ＳＦＥＴ２を用いたものである。
【００４６】具体的に説明すると、図５に示す従来の安
定化電源回路において、トランジスタＴｒ３に代わって
ＭＯＳＦＥＴ２を用いてなるものであって、該ＭＯＳＦ
ＥＴ２のソースが誤差増幅器ＡｍＰの出力部及びトラン
ジスタＴｒ２のベースに接続され、ゲートが抵抗Ｒ４を
介して出力ＯＮ／ＯＦＦ端子に接続され、ソースがＧＮ
Ｄに接続されてなる。
定化電源回路において、トランジスタＴｒ３に代わって
ＭＯＳＦＥＴ２を用いてなるものであって、該ＭＯＳＦ
ＥＴ２のソースが誤差増幅器ＡｍＰの出力部及びトラン
ジスタＴｒ２のベースに接続され、ゲートが抵抗Ｒ４を
介して出力ＯＮ／ＯＦＦ端子に接続され、ソースがＧＮ
Ｄに接続されてなる。
【００４７】次に、出力のＯＮ／ＯＦＦ動作について説
明する。
明する。
【００４８】まず、出力をＯＮ状態にする場合の動作
は、出力ＯＮ／ＯＦＦ端子に外部からＬｏｗの信号を印
加すると、ＭＯＳＦＥＴ２のゲート電圧が供給されてＯ
Ｎ状態となり、トランジスタＴｒ２にベース電圧が供給
されてＯＮ状態になり、出力トランジスタＴｒlもベー
ス電圧が供給されてＯＮ状態になる。その結果、出力が
ＯＮ状態となる。
は、出力ＯＮ／ＯＦＦ端子に外部からＬｏｗの信号を印
加すると、ＭＯＳＦＥＴ２のゲート電圧が供給されてＯ
Ｎ状態となり、トランジスタＴｒ２にベース電圧が供給
されてＯＮ状態になり、出力トランジスタＴｒlもベー
ス電圧が供給されてＯＮ状態になる。その結果、出力が
ＯＮ状態となる。
【００４９】また、出力をＯＦＦ状態にする場合の動作
は、出力ＯＮ／ＯＦＦ端子に外部からＨｉｇｈの波形の
信号を印加するとＭＯＳＦＥＴ２のゲート電圧が低下し
てＯＦＦ状態となる。これにより、トランジスタＴｒ２
のベース電圧が低下してＯＦＦ状態となり、出力トラン
ジスタＴｒlもベース電圧が低下してＯＦＦ状態とな
る。その結果、出力がＯＦＦ状態となる。
は、出力ＯＮ／ＯＦＦ端子に外部からＨｉｇｈの波形の
信号を印加するとＭＯＳＦＥＴ２のゲート電圧が低下し
てＯＦＦ状態となる。これにより、トランジスタＴｒ２
のベース電圧が低下してＯＦＦ状態となり、出力トラン
ジスタＴｒlもベース電圧が低下してＯＦＦ状態とな
る。その結果、出力がＯＦＦ状態となる。
【００５０】本実施の形態にかかる安定化電源回路にお
いても、ＯＮ／ＯＦＦ制御時の回路動作電流は、上述し
た第１の実施の形態同様、従来の安定化電源回路と比較
して出力ＯＦＦ時（待機時）の期間は、動作回路が少な
く消費電流が抑制され、特に、待機時の長い電子機器に
おいては、従来の安定化電源回路に比べ外部消費電力の
低減が可能となる。
いても、ＯＮ／ＯＦＦ制御時の回路動作電流は、上述し
た第１の実施の形態同様、従来の安定化電源回路と比較
して出力ＯＦＦ時（待機時）の期間は、動作回路が少な
く消費電流が抑制され、特に、待機時の長い電子機器に
おいては、従来の安定化電源回路に比べ外部消費電力の
低減が可能となる。
【００５１】また、ＯＮ／ＯＦＦ制御デバイスにＭＯＳ
ＦＥＴ２を用いているので、従来のＯＮ／ＯＦＦ制御デ
バイスにトランジスタＴｒ３を使用する場合と比較した
とき、外部から信号印加時においてゲートへの駆動電流
がほとんど必要なく、外部消費電力の低減により有効な
手段となる。
ＦＥＴ２を用いているので、従来のＯＮ／ＯＦＦ制御デ
バイスにトランジスタＴｒ３を使用する場合と比較した
とき、外部から信号印加時においてゲートへの駆動電流
がほとんど必要なく、外部消費電力の低減により有効な
手段となる。
【００５２】
【発明の効果】以上説明したように本発明の安定化電源
回路によれば、ＯＮ／ＯＦＦ制御手段に、電圧制御用素
子を用いたので、ＯＮ／ＯＦＦ制御時に外部からの信号
を常に印加する必要がなく、外部のＯＮ／ＯＦＦ制御部
での回路消費電流を低減できる。特に、待機時の長い電
子機器においては、外部消費電力の増加を防止できる。
回路によれば、ＯＮ／ＯＦＦ制御手段に、電圧制御用素
子を用いたので、ＯＮ／ＯＦＦ制御時に外部からの信号
を常に印加する必要がなく、外部のＯＮ／ＯＦＦ制御部
での回路消費電流を低減できる。特に、待機時の長い電
子機器においては、外部消費電力の増加を防止できる。
【図１】本発明の第１実施の形態にかかる安定化電源回
路の回路図である。
路の回路図である。
【図２】ＯＮ／ＯＦＦ制御時の出力及び制御電流の特性
図である。
図である。
【図３】本発明の第２実施の形態にかかる安定化電源回
路の回路図である。
路の回路図である。
【図４】本発明の第３実施の形態にかかる安定化電源回
路の回路図である。
路の回路図である。
【図５】従来の安定化電源回路の回路図である。
【図６】従来例におけるＯＮ／ＯＦＦ制御時の出力及び
制御電流の特性図である。
制御電流の特性図である。
【図７】従来の他の安定化電源回路の回路図である。
Ｔｒ１ 出力トランジスタ １ サイリスタ ２ ＭＯＳＦＥＴ
Claims (5)
- 【請求項１】 出力を制御するための出力制御素子と、
該出力制御素子をＯＮ／ＯＦＦするためのＯＮ／ＯＦＦ
制御手段とを備えた安定化電源回路において、 前記ＯＮ／ＯＦＦ制御手段に、電圧制御用素子を用いた
ことを特徴とする安定化電源回路。 - 【請求項２】 前記電圧制御用素子がサイリスタからな
ることを特徴とする請求項１記載の安定化電源回路。 - 【請求項３】 前記電圧制御用素子がＭＯＳＦＥＴから
なることを特徴とする請求項１記載の安定化電源回路。 - 【請求項４】 前記電圧制御用素子がサイリスタ及びＭ
ＯＳＦＥＴからなることを特徴とする請求項１記載の安
定化電源回路。 - 【請求項５】 前記サイリスタにてＯＮ／ＯＦＦ制御
し、前記ＭＯＳＦＥＴにてＯＦＦ制御してなることを特
徴とする請求項４記載の安定化電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011223A JP2000207037A (ja) | 1999-01-20 | 1999-01-20 | 安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11011223A JP2000207037A (ja) | 1999-01-20 | 1999-01-20 | 安定化電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000207037A true JP2000207037A (ja) | 2000-07-28 |
Family
ID=11771974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11011223A Pending JP2000207037A (ja) | 1999-01-20 | 1999-01-20 | 安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000207037A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059141A (ja) * | 2006-08-30 | 2008-03-13 | Seiko Epson Corp | 複合型システム電源回路 |
| JP2008236900A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | 電気機器 |
-
1999
- 1999-01-20 JP JP11011223A patent/JP2000207037A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059141A (ja) * | 2006-08-30 | 2008-03-13 | Seiko Epson Corp | 複合型システム電源回路 |
| JP2008236900A (ja) * | 2007-03-20 | 2008-10-02 | Toshiba Corp | 電気機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3825300B2 (ja) | 内部降圧回路 | |
| JP4592408B2 (ja) | 電源回路 | |
| US7460966B1 (en) | Microcontroller that maintains capacitors of an analog circuit in a charged state during low power operation | |
| JP2000207037A (ja) | 安定化電源回路 | |
| EP0789452A1 (en) | A power amplifier with bootstrap voltage clamp | |
| JPH04205115A (ja) | ボルテージ・レギュレーター | |
| JP2665754B2 (ja) | 増幅回路 | |
| JP2001222331A (ja) | 定電圧レギュレータの消費電流特性、リップルリジェクション特性切り替えシステム及び方法 | |
| JP2740474B2 (ja) | 電源制御回路 | |
| JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
| JP3421594B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4422287B2 (ja) | 電位制御回路 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JP2000124785A (ja) | 半導体集積回路 | |
| JPH0145151Y2 (ja) | ||
| JPH01298954A (ja) | チョッパ型電源回路 | |
| KR960008144Y1 (ko) | 정전류 회로 | |
| KR100529557B1 (ko) | 스텝다운 직류/직류 변환기 | |
| JP2022124715A (ja) | Ｄｃｄｃコンバータ | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP3547938B2 (ja) | バイアス制御回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| KR100457343B1 (ko) | 저소비 전류의 더블 버퍼 회로 | |
| JPH06276699A (ja) | 電源回路 | |
| KR910005464B1 (ko) | 스위칭모드 전원장치의 능동더미(Dummy)부하회로 |