JPS6232662A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6232662A JPS6232662A JP60171704A JP17170485A JPS6232662A JP S6232662 A JPS6232662 A JP S6232662A JP 60171704 A JP60171704 A JP 60171704A JP 17170485 A JP17170485 A JP 17170485A JP S6232662 A JPS6232662 A JP S6232662A
- Authority
- JP
- Japan
- Prior art keywords
- island region
- zener diode
- power source
- zener diodes
- zener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばバイポーラＩＣに内蔵して利用される
人力保護用の複数個のツェナーターイオードを有する半
導体装置に関する。
人力保護用の複数個のツェナーターイオードを有する半
導体装置に関する。
従来は、半導体チップ面積を小さくするため、複数個の
ツェナーダイオードからなる保護回路を全て同一の島領
域内に入れていた。
ツェナーダイオードからなる保護回路を全て同一の島領
域内に入れていた。
そこで、サージ電圧による保護回路の電圧降下分がｖｃ
ｓｏを越えると接地側のツェナーダイオード１つに全て
の負荷がかかり、このツェナーダイオードが破壊する。
ｓｏを越えると接地側のツェナーダイオード１つに全て
の負荷がかかり、このツェナーダイオードが破壊する。
この対策としてツェナーダイオードを全て別の島とした
ものは、保護回路全体の面積が大きくなってしまいコス
トアップとなる。
ものは、保護回路全体の面積が大きくなってしまいコス
トアップとなる。
本発明は、上記点に鑑み、従来の如く全ツェナーダイオ
ードを同一島領域内に入れた場合に比べて、ツェナーダ
イオードの占有面積を少し増やすだけで、電流容量の増
加と、過電圧に対するレベル向上を図ることのできる半
導体装置を提供することを目的とする。
ードを同一島領域内に入れた場合に比べて、ツェナーダ
イオードの占有面積を少し増やすだけで、電流容量の増
加と、過電圧に対するレベル向上を図ることのできる半
導体装置を提供することを目的とする。
そのため、本発明では、電源・接地間に直列接続された
複数個のツェナーダイオードのうちの１個を第１の島領
域内に形成し、残りのツェナーダイオードの全てを第２
の島領域内に形成したことを特徴とする。
複数個のツェナーダイオードのうちの１個を第１の島領
域内に形成し、残りのツェナーダイオードの全てを第２
の島領域内に形成したことを特徴とする。
以下、本発明の一実施例について説明する。
第１図はバイポーラＩＣの一部にツェナーダイオードか
らなる保護回路を内蔵した半導体装置の要部断面図、第
２図、第３図は第１図に示される保護回路の等価回路図
である。
らなる保護回路を内蔵した半導体装置の要部断面図、第
２図、第３図は第１図に示される保護回路の等価回路図
である。
第１図において、１はｐ型半導体基板、２はｎ型の第１
の島領域、３はｎ型の第２の島領域で、これら第１．第
２の島領域２，３は半導体基板１及びアイソレーション
４．５．６によって完全に包囲され、ＰＮ接合によって
外部とは電気的に分離されている。７，８はｎ゛型の埋
込層、９，１０．１１．１２はｐ型の第１領域で、図示
しないトランジスタのベース領域を形成する際に同時に
形成される。１３．１４．１５．１６はｎ゛型の第２領
域で、トランジスタのエミッタ領域を形成する際に同時
に形成される。また１７．１８はｎ゛型の第３領域で、
コレクタのコンタクト領域の形成時に同時形成される。
の島領域、３はｎ型の第２の島領域で、これら第１．第
２の島領域２，３は半導体基板１及びアイソレーション
４．５．６によって完全に包囲され、ＰＮ接合によって
外部とは電気的に分離されている。７，８はｎ゛型の埋
込層、９，１０．１１．１２はｐ型の第１領域で、図示
しないトランジスタのベース領域を形成する際に同時に
形成される。１３．１４．１５．１６はｎ゛型の第２領
域で、トランジスタのエミッタ領域を形成する際に同時
に形成される。また１７．１８はｎ゛型の第３領域で、
コレクタのコンタクト領域の形成時に同時形成される。
１９はシリコン酸化膜、２０〜２４はＡ１配線である。
そして第１図図示の如く電気配線することにより４個の
ツェナーダイオードＺＤ１．ＺＤ２．ＺＤ３．ＺＤ４が
構成され、その等価回路は第２図または第３図の如（な
る。
ツェナーダイオードＺＤ１．ＺＤ２．ＺＤ３．ＺＤ４が
構成され、その等価回路は第２図または第３図の如（な
る。
すなわち、複数個のツェナーダイオードＺＤＩ〜ＺＤ４
のうち、接地電位側のツェナーダイオードＤ４の１個だ
けを第１の島領域２に分離・独立して配置し、残りのツ
ェナーダイオードＺＤＩ〜ＺＤ３の全てを第２の島領域
３内に配置している。
のうち、接地電位側のツェナーダイオードＤ４の１個だ
けを第１の島領域２に分離・独立して配置し、残りのツ
ェナーダイオードＺＤＩ〜ＺＤ３の全てを第２の島領域
３内に配置している。
そしてツェナーダイオードＺＤ１のカソード側に電源電
圧が印加され、この電′ａ１ｉ圧Ｖｃｃが図示しない他
の回路素子領域にＡｌ配線２０を介して供給される構造
となっている。
圧が印加され、この電′ａ１ｉ圧Ｖｃｃが図示しない他
の回路素子領域にＡｌ配線２０を介して供給される構造
となっている。
そこで今、電源配線２０（電源Ｖｃｃ）よりサージ電圧
が加わった場合、例えばコレクタ・ベース間電圧Ｖｃｓ
ｏ ＝ ４０ Ｖ、ツェナー電圧■２＝７Ｖとすると４
ｘＶ２＝２８Ｖとなり、サージ電圧によりツェナーダイ
オードＺＤＩ−ＺＤ４に過電流が流れ、動作抵抗により
４×Ｖ２が■。。以上となると、従来の如くツェナーダ
イオードＤｉ〜Ｄ４が全て同−島領域内にある場合には
、接地電位側の１個のツェナーダイオードに全負荷が加
わり破壊に至る恐れがある。しかし、本実施例の如く接
地電位側のツェナーダイオードＺＤ４のみを独立した島
領域内に配置しておけば、同じ過電流が流れても３×■
２はｖ ｃｓｏ以下となり、４個のツェナーダイオード
は同じ負荷となり破壊に至ることはなくなる。
が加わった場合、例えばコレクタ・ベース間電圧Ｖｃｓ
ｏ ＝ ４０ Ｖ、ツェナー電圧■２＝７Ｖとすると４
ｘＶ２＝２８Ｖとなり、サージ電圧によりツェナーダイ
オードＺＤＩ−ＺＤ４に過電流が流れ、動作抵抗により
４×Ｖ２が■。。以上となると、従来の如くツェナーダ
イオードＤｉ〜Ｄ４が全て同−島領域内にある場合には
、接地電位側の１個のツェナーダイオードに全負荷が加
わり破壊に至る恐れがある。しかし、本実施例の如く接
地電位側のツェナーダイオードＺＤ４のみを独立した島
領域内に配置しておけば、同じ過電流が流れても３×■
２はｖ ｃｓｏ以下となり、４個のツェナーダイオード
は同じ負荷となり破壊に至ることはなくなる。
なお、本実施例ではツェナーダイオードを４個直列接続
した例を示したが、２個以上直列接続された構成ならば
いずれでも良く、また各島領域に入れるツェナーダイオ
ードを区分するのに、接地側のツェナーダイオードＺＤ
４とそれ以外のものＺＤＩ〜ＺＤ３とに区分したが、電
源側のツェナーダイオードＺＤＩとそれ以外ＺＤ２〜Ｚ
Ｄ４とに区分して、それらを第１．第２の島領域内に入
れるようにしても良い。
した例を示したが、２個以上直列接続された構成ならば
いずれでも良く、また各島領域に入れるツェナーダイオ
ードを区分するのに、接地側のツェナーダイオードＺＤ
４とそれ以外のものＺＤＩ〜ＺＤ３とに区分したが、電
源側のツェナーダイオードＺＤＩとそれ以外ＺＤ２〜Ｚ
Ｄ４とに区分して、それらを第１．第２の島領域内に入
れるようにしても良い。
以上述べた如く本発明では、電源・接地間に直列接続さ
れた複数個のツェナーダイオードのうちの１個を、他の
ツェナーダイオードとは異なる島領域内に形成している
から、従来に比べてツェナーダイオードの占有面積を少
し増やすだけで、電流容量の増加と、過電圧に対する耐
圧向上を効果的に達成できる。
れた複数個のツェナーダイオードのうちの１個を、他の
ツェナーダイオードとは異なる島領域内に形成している
から、従来に比べてツェナーダイオードの占有面積を少
し増やすだけで、電流容量の増加と、過電圧に対する耐
圧向上を効果的に達成できる。
第１図は本発明の一実施例を示す半導体装置の要部断面
図、第２図及び第３図は第１図図示装置の等価回路図で
ある。 １・・・半導体基板、２・・・第１の島領域、３・・・
第２の島領域、９〜１２・・・ｐ型の第１領域、１３〜
Ｉ６・・・ｎ１型の第２領域、１７．１８・・・ｎ′″
型の第３８Ｎ域、 Ｚ Ｄ １〜ＺＤ４・・・ツェナ
ーダイオード。 代理人弁理士 岡 部 隆 第２図 第３図
図、第２図及び第３図は第１図図示装置の等価回路図で
ある。 １・・・半導体基板、２・・・第１の島領域、３・・・
第２の島領域、９〜１２・・・ｐ型の第１領域、１３〜
Ｉ６・・・ｎ１型の第２領域、１７．１８・・・ｎ′″
型の第３８Ｎ域、 Ｚ Ｄ １〜ＺＤ４・・・ツェナ
ーダイオード。 代理人弁理士 岡 部 隆 第２図 第３図
Claims (1)
- 半導体基板の一主面に複数個のツェナーダイオードが
形成され、かつこれらのツェナーダイオードが電源・接
地間に直列接続された半導体装置において、前記複数個
のツェナーダイオードのうちの１個が第１の島領域内に
形成され、残りツェナーダイオードの全てが第２の島領
域内に形成されたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171704A JPS6232662A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171704A JPS6232662A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232662A true JPS6232662A (ja) | 1987-02-12 |
| JPH0513386B2 JPH0513386B2 (ja) | 1993-02-22 |
Family
ID=15928128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60171704A Granted JPS6232662A (ja) | 1985-08-02 | 1985-08-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232662A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157575A (ja) * | 1987-12-14 | 1989-06-20 | Nec Corp | 静電保護ダイオードを有する半導体装置 |
| JP2004512685A (ja) * | 2000-10-16 | 2004-04-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 過電圧保護を備えた集積回路及びその製造方法 |
-
1985
- 1985-08-02 JP JP60171704A patent/JPS6232662A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157575A (ja) * | 1987-12-14 | 1989-06-20 | Nec Corp | 静電保護ダイオードを有する半導体装置 |
| JP2004512685A (ja) * | 2000-10-16 | 2004-04-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 過電圧保護を備えた集積回路及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513386B2 (ja) | 1993-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652689A (en) | ESD protection circuit located under protected bonding pad | |
| EP0412561B1 (en) | Semiconductor integrated circuit device | |
| US4994874A (en) | Input protection circuit for semiconductor integrated circuit device | |
| JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
| PL177994B1 (pl) | Zespół monolityczny warstwowych elementów półprzewodnikowych mocy | |
| US5493133A (en) | PNP punchthrough-assisted protection device for special applications in CMOS technologies | |
| US6320232B1 (en) | Integrated semiconductor circuit with protective structure for protection against electrostatic discharge | |
| JP2003517215A (ja) | 改良型ｅｓｄダイオード構造 | |
| EP0388180A1 (en) | Semiconductor device having protection circuit | |
| JP3183020B2 (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JPH1084098A (ja) | 三重井戸技術を用いた高密度ｄｒａｍのｅｓｄ保護 | |
| JPH05505062A (ja) | 低電圧でトリガされるスナップバック装置 | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| US6388851B1 (en) | Electronic discharge protection of integrated circuits | |
| JPS6232662A (ja) | 半導体装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| KR100470994B1 (ko) | 반도체장치의정전기보호장치 | |
| JPH08213552A (ja) | 半導体集積回路 | |
| JPH08172190A (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP3135277B2 (ja) | 過電圧保護装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPH02192170A (ja) | 半導体素子 | |
| JPH01186664A (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |