JPS6231854A - 液晶表示電極基板の製造方法 - Google Patents
液晶表示電極基板の製造方法Info
- Publication number
- JPS6231854A JPS6231854A JP60170713A JP17071385A JPS6231854A JP S6231854 A JPS6231854 A JP S6231854A JP 60170713 A JP60170713 A JP 60170713A JP 17071385 A JP17071385 A JP 17071385A JP S6231854 A JPS6231854 A JP S6231854A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- photomask
- display electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶表示電極基板の製造方法に関し、特にアク
ティブマドＩＪックス形の液晶表示電極基板の製造方法
に関する〇 〔従来の技術〕 一般に、薄膜能動素子を用いて駆動されるアクティブマ
ドＩＪックス形の液晶表示電極は、単純マトリックス形
の液晶表示電極に比べ、高コントラスト、広視野、応答
の速さ等の利点を持っている。
ティブマドＩＪックス形の液晶表示電極基板の製造方法
に関する〇 〔従来の技術〕 一般に、薄膜能動素子を用いて駆動されるアクティブマ
ドＩＪックス形の液晶表示電極は、単純マトリックス形
の液晶表示電極に比べ、高コントラスト、広視野、応答
の速さ等の利点を持っている。
しかしながら、アクティブマトリックス形の液晶表示電
極は、表示領域内のすべての画素にそれぞれ微細なｆ動
素子を少なくとも１個ずつ形成しなければならない。つ
まり、広範囲に亘っての微細加工が必要になる。
極は、表示領域内のすべての画素にそれぞれ微細なｆ動
素子を少なくとも１個ずつ形成しなければならない。つ
まり、広範囲に亘っての微細加工が必要になる。
通常、薄膜トランジスタ（以下、ＴＰＴと記す］を薄膜
能動素子として用いて、１画素当り３ＤＯｔｓｍ角以下
の解像度の高い表示を得るためには、Ｔドｒは、±１μ
ｍ程度のバター／精度で形成されなければならない。
能動素子として用いて、１画素当り３ＤＯｔｓｍ角以下
の解像度の高い表示を得るためには、Ｔドｒは、±１μ
ｍ程度のバター／精度で形成されなければならない。
しかしながら、１２インチのテレビジ！ｆ７′ｋＴＰＴ
のアクティブマトリックス形の液晶表示電極で炸裂しよ
うとすると、１２インチマスクのパターン精度が±１０
μｍと悪いため、Ｔ Ｐ Ｔの形成は不可能になる。
のアクティブマトリックス形の液晶表示電極で炸裂しよ
うとすると、１２インチマスクのパターン精度が±１０
μｍと悪いため、Ｔ Ｐ Ｔの形成は不可能になる。
従来、この欅の液晶表示電極基板の製造方法では、男３
図に示すように、複数個の画素を含む領域を１単位とし
て、その１単位に対応する画素パターンを実際の寸法よ
り拡大した、フォトマスク５を作成する。
図に示すように、複数個の画素を含む領域を１単位とし
て、その１単位に対応する画素パターンを実際の寸法よ
り拡大した、フォトマスク５を作成する。
第３図において、２′はゲートバスパターン、３は画素
ごとの表示電極パターンである。
ごとの表示電極パターンである。
次に、第４図に示すように、フォトマスク５全基板６上
に力屓次縮小投影蕗元することにより、表示領域の全域
に亘って画素パターン全Ｍ元する。
に力屓次縮小投影蕗元することにより、表示領域の全域
に亘って画素パターン全Ｍ元する。
１例を示すと、４インチ用のフォトマスクの場合、パタ
ーン精度は±１μｍ程度であり、し１ｇＫＪＩ！小投影
露光すれば±０．１μｍの精度でバター７形波ができる
。次に、フォトマスク５で形成された画素パターンの上
に、以後の工程である異なる画素パターン（例えは、ド
レイン・ソース電極パターン等）を同様に縮小投影Ｍ元
することにより、精度良〈パターン形成ができる。
ーン精度は±１μｍ程度であり、し１ｇＫＪＩ！小投影
露光すれば±０．１μｍの精度でバター７形波ができる
。次に、フォトマスク５で形成された画素パターンの上
に、以後の工程である異なる画素パターン（例えは、ド
レイン・ソース電極パターン等）を同様に縮小投影Ｍ元
することにより、精度良〈パターン形成ができる。
通常、’ｌ’）”Ｔ形成のためのフォトマスクとしては
４〜５枚必要であるが、フォトマスクのパターン精度が
０．１μｍ以内であれば、フォトマスク５枚としてもパ
ターンずれは±０．５μｍ以内に押えることができる。
４〜５枚必要であるが、フォトマスクのパターン精度が
０．１μｍ以内であれば、フォトマスク５枚としてもパ
ターンずれは±０．５μｍ以内に押えることができる。
なお、表示領域外の入力胞子の形成には、入力端子パタ
ーンを１２インチ用のフォトマスクを用い、密Ｍ露元法
によって基板６に露光して行うが、本発明と直接関係な
いので説明を省略する。
ーンを１２インチ用のフォトマスクを用い、密Ｍ露元法
によって基板６に露光して行うが、本発明と直接関係な
いので説明を省略する。
〔発明が解決しようとする問題点Ｊ
上述した従来の液晶表示電極基板の製造方法では、フォ
トマスク５のパターンはａ個に孤立して形成されてはな
らず、上下左右の各の画素パターンとの連続性を持たせ
なけれはならない。そのためには、第５図に示すように
、縮小投影露光ＵＦ画素パターンの端金隣接する画素パ
ターンの端に一部重ねた重なり部７をもってり、元する
必俊がるる。
トマスク５のパターンはａ個に孤立して形成されてはな
らず、上下左右の各の画素パターンとの連続性を持たせ
なけれはならない。そのためには、第５図に示すように
、縮小投影露光ＵＦ画素パターンの端金隣接する画素パ
ターンの端に一部重ねた重なり部７をもってり、元する
必俊がるる。
なお、フォトマスク５はポジパターンでゲートバスパタ
ーン２′及び表示電極パターン３が遮光される。
ーン２′及び表示電極パターン３が遮光される。
このように、二重露光された重なり部７はＬ元過剰にな
り、基板６よではゲートバスパターン２′で形成される
ゲートバス１２′の対応部が細くなる。
り、基板６よではゲートバスパターン２′で形成される
ゲートバス１２′の対応部が細くなる。
それ故、断線しやすく、製造時の歩留りを低下させると
いう欠点がある。
いう欠点がある。
本発明の目的は、製造時の歩留りのよい液晶表示電極基
板の製造方法を提供することにある。
板の製造方法を提供することにある。
本発明の液晶表示電極基板の製造方法は、表示領域を複
数の領域に分割し、分割された前記領域ごとに互に隣接
する前記領域と重なり部をもって前記表示領域を７オト
マスクを用いて縮小投影露光する液晶表示電極基板の製
造方法において、前記フォトマスクにおける前記型なり
部のパターン幅を広くするようにａＫされる。
数の領域に分割し、分割された前記領域ごとに互に隣接
する前記領域と重なり部をもって前記表示領域を７オト
マスクを用いて縮小投影露光する液晶表示電極基板の製
造方法において、前記フォトマスクにおける前記型なり
部のパターン幅を広くするようにａＫされる。
次に、本発明の実施例について図面を参照して説明する
。
。
第】図は本発明の一実施例に使用する７オトマスクの千
百図である。
百図である。
第１図において、フォトマスク１のパターンは、ゲート
バスバター７２及び表示電極バター７３がポジパターン
になるように炸裂される。
バスバター７２及び表示電極バター７３がポジパターン
になるように炸裂される。
フォトマスク１のパターンにおいて、二重露光される重
なり部７に対応するゲートバスパターン２の端部４が他
の部分のゲートバスパターン２よりもパターン幅を太く
しである。
なり部７に対応するゲートバスパターン２の端部４が他
の部分のゲートバスパターン２よりもパターン幅を太く
しである。
このような、フォトマスクｌｔ−用いて基板６上にｊｌ
！Ｎ次縮小投影露光する際、互に隣接するゲートバスパ
ターン２の端部４が重なジ合うようにする。
！Ｎ次縮小投影露光する際、互に隣接するゲートバスパ
ターン２の端部４が重なジ合うようにする。
第２図は第１図に示すフォトマスク１を用いて基板６上
に形成されたゲートバス１２及び表示電極】３を示す。
に形成されたゲートバス１２及び表示電極】３を示す。
二重露光される重なり部７において、フォトマスク１の
ゲートパスパターン２０線幅を太くした端部４は線幅が
細まるため、基板６上に形成されるゲートバスの線幅が
ほぼ一様になる。
ゲートパスパターン２０線幅を太くした端部４は線幅が
細まるため、基板６上に形成されるゲートバスの線幅が
ほぼ一様になる。
以上説明したように本発明の液晶表示Ｗ極基板の製造方
法は、縮小投影露光されるフォトマスクパターンの基板
上で二重露光される重なり部に対応するポジパターンの
線幅を太くすることにより、基板上に形成される線部の
細ジがなくなり断脚を防止できるので％製造時の歩留り
全同上できるという効果がある。
法は、縮小投影露光されるフォトマスクパターンの基板
上で二重露光される重なり部に対応するポジパターンの
線幅を太くすることにより、基板上に形成される線部の
細ジがなくなり断脚を防止できるので％製造時の歩留り
全同上できるという効果がある。
第１図は本発明の一実施例に使用するフォトマスクの平
面図、第２図はｍ１図に示すフォトマスクを用いて画素
電極を形成した基板の平面図、第３図は従来の液晶表示
電極基板の製造に用いるフォトマスクの一例を示す平面
図、第４図はｉ＠３図のフォトマスクの縮小投影′Ｉ４
Ｉ４法を説明するための斜視図、第５図は第３嫡のフォ
トマスク上用いて画素Ｘ称を形成した基板の平面図であ
る。 １・・・フォトマスク、２．２’・・・ケートバスパタ
ーン、３，３′・・・表示電極パターン、４・・・端部
、５・・・フォトマスク、６・・・基板、７・・・Ｎな
りＳ。 代理人 弁理士 内 原 皿′ ・日、。 茅 ｆ 凹 グ 第 ３ 図 多 ５ 図
面図、第２図はｍ１図に示すフォトマスクを用いて画素
電極を形成した基板の平面図、第３図は従来の液晶表示
電極基板の製造に用いるフォトマスクの一例を示す平面
図、第４図はｉ＠３図のフォトマスクの縮小投影′Ｉ４
Ｉ４法を説明するための斜視図、第５図は第３嫡のフォ
トマスク上用いて画素Ｘ称を形成した基板の平面図であ
る。 １・・・フォトマスク、２．２’・・・ケートバスパタ
ーン、３，３′・・・表示電極パターン、４・・・端部
、５・・・フォトマスク、６・・・基板、７・・・Ｎな
りＳ。 代理人 弁理士 内 原 皿′ ・日、。 茅 ｆ 凹 グ 第 ３ 図 多 ５ 図
Claims (1)
- 表示領域を複数の領域に分割し、分割された前記領域ご
とに互に隣接する前記領域と重なり部をもって前記表示
領域をフォトマスクを用いて縮小投影露光する液晶表示
電極基板の製造方法において、前記フォトマスクにおけ
る前記重なり部のパターン幅を広くすることを特徴とす
る液晶表示電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170713A JPS6231854A (ja) | 1985-08-02 | 1985-08-02 | 液晶表示電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60170713A JPS6231854A (ja) | 1985-08-02 | 1985-08-02 | 液晶表示電極基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231854A true JPS6231854A (ja) | 1987-02-10 |
Family
ID=15910015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60170713A Pending JPS6231854A (ja) | 1985-08-02 | 1985-08-02 | 液晶表示電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231854A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425188A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Manufacture of large plane image apparatus |
| JPH02134633A (ja) * | 1988-11-15 | 1990-05-23 | Sony Corp | フォトマスク及びパターン形成方法 |
| JPH0321952A (ja) * | 1989-06-19 | 1991-01-30 | Fujitsu Ltd | フォトマスク及びその製造方法 |
| KR100560979B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2007300731A (ja) * | 2006-04-28 | 2007-11-15 | Chugoku Electric Power Co Inc:The | メッセンジャーワイヤ支持部材 |
| US7354500B2 (en) * | 2003-08-20 | 2008-04-08 | Jeol Ltd. | Mask and apparatus using it to prepare sample by ion milling |
-
1985
- 1985-08-02 JP JP60170713A patent/JPS6231854A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425188A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Manufacture of large plane image apparatus |
| JPH02134633A (ja) * | 1988-11-15 | 1990-05-23 | Sony Corp | フォトマスク及びパターン形成方法 |
| JPH0321952A (ja) * | 1989-06-19 | 1991-01-30 | Fujitsu Ltd | フォトマスク及びその製造方法 |
| KR100560979B1 (ko) * | 1998-09-24 | 2006-06-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US7354500B2 (en) * | 2003-08-20 | 2008-04-08 | Jeol Ltd. | Mask and apparatus using it to prepare sample by ion milling |
| JP2007300731A (ja) * | 2006-04-28 | 2007-11-15 | Chugoku Electric Power Co Inc:The | メッセンジャーワイヤ支持部材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0568855B2 (ja) | ||
| JP4959631B2 (ja) | グレースケールマスク | |
| KR100192447B1 (ko) | 액정표시장치의 제조방법 | |
| US20170148858A1 (en) | Array Substrate and Display Device | |
| US10615182B2 (en) | Thin film transistor device and a method for preparing the same, array substrate and display device | |
| KR970048753A (ko) | 패턴형성방법 및 액정표시장치의 제조방법 | |
| JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPS6231854A (ja) | 液晶表示電極基板の製造方法 | |
| JP2004133200A (ja) | 露光用マスク及びそれを用いた液晶表示装置の製造方法 | |
| JP4221074B2 (ja) | 液晶表示装置の製造方法 | |
| US6653177B2 (en) | Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask | |
| JP2002131885A (ja) | グレートーンマスクの描画方法、及びグレートーンマスクの製造方法 | |
| KR100508021B1 (ko) | 액정 표시 장치 패널 및 그의 제조 방법 | |
| CN215576092U (zh) | 半色调掩膜板 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| KR100577775B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| US7847290B2 (en) | Thin film transistor substrate with divided gate electrode | |
| JPH03271720A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 | |
| JP2688816B2 (ja) | マトリクス型表示装置の製造方法 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100949498B1 (ko) | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법 | |
| JPS6123192A (ja) | マトリクス型表示装置の製造方法 | |
| JPH04305651A (ja) | 配線基板の露光処理方法 | |
| KR20040110381A (ko) | 그래듀얼 스티칭 노광공정에 사용되는 마스크 | |
| JP2003302638A (ja) | 液晶表示装置 |