JPS6123192A - マトリクス型表示装置の製造方法 - Google Patents
マトリクス型表示装置の製造方法Info
- Publication number
- JPS6123192A JPS6123192A JP59145325A JP14532584A JPS6123192A JP S6123192 A JPS6123192 A JP S6123192A JP 59145325 A JP59145325 A JP 59145325A JP 14532584 A JP14532584 A JP 14532584A JP S6123192 A JPS6123192 A JP S6123192A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- matrix type
- electrode line
- mask
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明け、マトリクス型表示装置の製造方法に関し、
特に大型装置の解像度の改善に関するものである。
特に大型装置の解像度の改善に関するものである。
第１図はマ） ＩＪクス型畏示装置の基板ｉ１１におけ
る配置を示すもので、複数個のゲート電極線（２）と複
数個のソース電極線（３）が瓦いに直交して配置さね、
各交点＠域に画素を有するマトリクス型アレイｆ４１Ｊ
：り成る表示エリア部と、ゲート電極線（２１とソース
電極ｍ（３）に接続さｈ、マトリクス型アレイ（４）の
周囲に配置さねた周辺リードアウト部（５）で構成され
ている。樹種によってはソース電極線（３）がドレイン
°峨極線となることもある。
る配置を示すもので、複数個のゲート電極線（２）と複
数個のソース電極線（３）が瓦いに直交して配置さね、
各交点＠域に画素を有するマトリクス型アレイｆ４１Ｊ
：り成る表示エリア部と、ゲート電極線（２１とソース
電極ｍ（３）に接続さｈ、マトリクス型アレイ（４）の
周囲に配置さねた周辺リードアウト部（５）で構成され
ている。樹種によってはソース電極線（３）がドレイン
°峨極線となることもある。
第２図は表示エリア部におけるマトリクス型アレイ（４
）の一画素の構成を示すものであり、第３図はマトリク
ス型アレイ（４）で構成さｈるマトリクス型表示装置の
表示エリア部における断面を示すものである。
）の一画素の構成を示すものであり、第３図はマトリク
ス型アレイ（４）で構成さｈるマトリクス型表示装置の
表示エリア部における断面を示すものである。
図において、（６）は例えば薄膜トラ７ジスタ（以下Ｔ
ＰＴと称す）などのスイッチ機能を有する能動素子で、
そのドレイン電極（７）Ｋ画素電極（８）及び信号蓄積
コンデ２．：／す（９）が接続され、さらに、画素電極
（８）は表示材料［１０１Ｋ接続さねている。
ＰＴと称す）などのスイッチ機能を有する能動素子で、
そのドレイン電極（７）Ｋ画素電極（８）及び信号蓄積
コンデ２．：／す（９）が接続され、さらに、画素電極
（８）は表示材料［１０１Ｋ接続さねている。
また、マトリクス型表示装置は、基板材（１１）の上に
マトリクス型アレイ（４）及び周辺リードアウト部（５
）全形成した基板、例えばマトリクス型アレイ基板ｆｌ
＋と、こね、と対向する透明導電電極＋１２１ｆ有する
対向幅極基板（＋３１との間に、例えば液晶などの表示
材料（ｌＯ）を挾持して構成されている。
マトリクス型アレイ（４）及び周辺リードアウト部（５
）全形成した基板、例えばマトリクス型アレイ基板ｆｌ
＋と、こね、と対向する透明導電電極＋１２１ｆ有する
対向幅極基板（＋３１との間に、例えば液晶などの表示
材料（ｌＯ）を挾持して構成されている。
さらに、第４図は従来の製造方法によるマトリクス型プ
レイ（４）のパターン図、第５図は第４図のＶ−Ｙ線断
面図である。
レイ（４）のパターン図、第５図は第４図のＶ−Ｙ線断
面図である。
従来のマトリクス型表示装置の製造方法を以下に述べる
。
。
マトリクス型アレイ（４）ケ、例えは石英ガラス等の透
明絶縁基板等よりなる基板材（Ｉｌｌの表面に、寸ずゲ
ート電極線（２）全形成する。こねは、例えばＡｔ等を
スパッタ法等で基板材（１１）上に全面成膜し、大型の
ワンショツｔ［光マスクを用いたワンショット露光法に
よる写真製版法により、フォトレジスト’６形成する。
明絶縁基板等よりなる基板材（Ｉｌｌの表面に、寸ずゲ
ート電極線（２）全形成する。こねは、例えばＡｔ等を
スパッタ法等で基板材（１１）上に全面成膜し、大型の
ワンショツｔ［光マスクを用いたワンショット露光法に
よる写真製版法により、フォトレジスト’６形成する。
ゲート！極線形成用フォトマスクを用い、各マスク間の
マスク合せをし、露光し、現像してレジストパターンを
形成する。この後、Ａｔをエツチングして所望形状のゲ
ート市極紳（２）を形成する。以下同様の大型マスクに
よるワンショット両光法によって、ゲート絶縁膜（１４
＋ 、アモルファス、シリコン等の半導体膜０５１．ソ
ース電極線（３）、ドレイン晰極（７）、保睦膜（＋６
１ 、■ＴＯ等よりなる画素電極（８）等を各マスク間
の重ね合わせを実鉋して形成することにより、マトリク
ス型アレイ（４）が完成する。また同様に周辺リードア
ウト部（６）にはゲート電＋！Ｉ、線（２）及びソース
電極線（３）が形成される。
マスク合せをし、露光し、現像してレジストパターンを
形成する。この後、Ａｔをエツチングして所望形状のゲ
ート市極紳（２）を形成する。以下同様の大型マスクに
よるワンショット両光法によって、ゲート絶縁膜（１４
＋ 、アモルファス、シリコン等の半導体膜０５１．ソ
ース電極線（３）、ドレイン晰極（７）、保睦膜（＋６
１ 、■ＴＯ等よりなる画素電極（８）等を各マスク間
の重ね合わせを実鉋して形成することにより、マトリク
ス型アレイ（４）が完成する。また同様に周辺リードア
ウト部（６）にはゲート電＋！Ｉ、線（２）及びソース
電極線（３）が形成される。
第６図、第７図はマトリクス型アレイ基板（１１の特に
制解像なパターン形成を必要とする画素の集積より構成
されるマトリクス型アレイ（４）のパターン形成を一般
化して説明するためのパターン図である。
制解像なパターン形成を必要とする画素の集積より構成
されるマトリクス型アレイ（４）のパターン形成を一般
化して説明するためのパターン図である。
マトリクス型プレイ（４）は、通常、ゲート電極線（２
）、ソース電極線（３）等の各構成要素部を形成するた
めに約５〜ｌＯ枚のフォトマスク（以下マスクと称する
）が用いられる。この各マスクの不完全性に基〈各マス
ク間のオーバレイの他、パターンのエツジ粗さ、パター
ンの線幅変動及び基板材（！Ｉ）の歪み等に起因した誤
差要因よりレジストレーション不良が生じていた。この
ようなマトリクス型７ レイｆｉｌの欠陥け、多くの場
合、パターンのエツジの状態に起因して発生するもので
ある〇第６図（イ）、（ロ）は−膜化して、反図形のパ
ターン幅ＸＬで構成されるパターン又と正図形ツバター
ン幅ＹＬで構成されるパターンＹとの二枚のマスクのレ
ジストレーションの理想的な状態を示したパターン図及
びその■ロー■口線断面図である。
）、ソース電極線（３）等の各構成要素部を形成するた
めに約５〜ｌＯ枚のフォトマスク（以下マスクと称する
）が用いられる。この各マスクの不完全性に基〈各マス
ク間のオーバレイの他、パターンのエツジ粗さ、パター
ンの線幅変動及び基板材（！Ｉ）の歪み等に起因した誤
差要因よりレジストレーション不良が生じていた。この
ようなマトリクス型７ レイｆｉｌの欠陥け、多くの場
合、パターンのエツジの状態に起因して発生するもので
ある〇第６図（イ）、（ロ）は−膜化して、反図形のパ
ターン幅ＸＬで構成されるパターン又と正図形ツバター
ン幅ＹＬで構成されるパターンＹとの二枚のマスクのレ
ジストレーションの理想的な状態を示したパターン図及
びその■ロー■口線断面図である。
図ＶＣおいて、Ｆ （Ｘ） ＆ （Ｙ）はパターン又と
パターンＹの中心線ヲ示す。この場合、エツジマージン
（Ｍｌｌ″ｉＭ＝（ＸＬ−ＹＬ）／２ で表わさねる
。とコロ力、大型マスクを用いたワンショット露光法に
よる実際のパターン形成の場合を第７図（イ）、（ロ）
に示す。
パターンＹの中心線ヲ示す。この場合、エツジマージン
（Ｍｌｌ″ｉＭ＝（ＸＬ−ＹＬ）／２ で表わさねる
。とコロ力、大型マスクを用いたワンショット露光法に
よる実際のパターン形成の場合を第７図（イ）、（ロ）
に示す。
Ｆ（Ｘ）ＨパターンＸの中心線、γ（Ｙ）ハハターンＹ
の中心線である。図に示すように、実際のパターン形成
においてげ、マスク上におけるパターン位置のずれとマ
スク間の重ね合わせのすｔが重畳さねたパターン位置精
度（０）、バターｙ幅変＃（Ｌ）及びエツジ粗さく（至
）等が生じるため、実際のパターン形成におけるエツジ
マージン（Ｍｌ）はＭｌ ＝ （ＸＬ−ＹＬ）／２−
（ｏ＋ｒ、＋、ＢＨ）に減少する。
の中心線である。図に示すように、実際のパターン形成
においてげ、マスク上におけるパターン位置のずれとマ
スク間の重ね合わせのすｔが重畳さねたパターン位置精
度（０）、バターｙ幅変＃（Ｌ）及びエツジ粗さく（至
）等が生じるため、実際のパターン形成におけるエツジ
マージン（Ｍｌ）はＭｌ ＝ （ＸＬ−ＹＬ）／２−
（ｏ＋ｒ、＋、ＢＨ）に減少する。
寸だ、実際のマスクのパターン設計において、パターン
の最小線幅又は最小フィーチャーサイズは、上記の理想
的な状態におけるエツジマージン（Ｍ） Ｋ近い値に設
定される。
の最小線幅又は最小フィーチャーサイズは、上記の理想
的な状態におけるエツジマージン（Ｍ） Ｋ近い値に設
定される。
一方、マトリクス型表示装置ハ、例えばマンとマシン間
のインターフェースの役割を果たし、表示情報量の増大
の要求刀）ら、大画面かつ高解像度なものが要求される
。
のインターフェースの役割を果たし、表示情報量の増大
の要求刀）ら、大画面かつ高解像度なものが要求される
。
ところが、通常の半導体集子用のシリコンウェハの最大
口径約ユ５ｏｍｍ（６”）以上においては、パターン形
成の基準となるマスクに高精度なものがなく、最小線幅
又は最小フィーチャーサイズで約３０μｍが限界であり
、このマスクパターンを基板材：１１）上にパターンを
転写するのに必要な、例えばマスタアライナ−等の装置
の解像度も上記のシリコンウェハーの口径以上では約３
０ｋｍか限界となっている。
口径約ユ５ｏｍｍ（６”）以上においては、パターン形
成の基準となるマスクに高精度なものがなく、最小線幅
又は最小フィーチャーサイズで約３０μｍが限界であり
、このマスクパターンを基板材：１１）上にパターンを
転写するのに必要な、例えばマスタアライナ−等の装置
の解像度も上記のシリコンウェハーの口径以上では約３
０ｋｍか限界となっている。
ｔｉ、ＴＦＴ （６１’ｉ用いたマｌ−１）クス型表示
装置では、ＴＰＴ （６１が通常不透明材料で構成さね
、表示特性上欠陥部分とｆＸす、表示画素の開口率（画
素電極面積／画素面積）を増大させる。このため、ＴＰ
Ｔ（６）等は可能な限り小面積に形成することが必要で
あるが、上記のように開口率はパターン形成の微細化に
対するエツジマージン等の制約条件で決定され、約３０
係が上限となる。
装置では、ＴＰＴ （６１が通常不透明材料で構成さね
、表示特性上欠陥部分とｆＸす、表示画素の開口率（画
素電極面積／画素面積）を増大させる。このため、ＴＰ
Ｔ（６）等は可能な限り小面積に形成することが必要で
あるが、上記のように開口率はパターン形成の微細化に
対するエツジマージン等の制約条件で決定され、約３０
係が上限となる。
また、大面積のワンショツ１［光性の大型マスクにおけ
る、大きな距離にかけてのパターン位置の誤差、すなわ
ち座標位置精度の誤差要因も太き（、画面サイズが約、
１５０ｍｍ以上でげ約１６）１ｍ思との値となる。又、
各マスク間のオーバレイに関し、大型マスク及び基板材
（Ｉｌ＋の熱膨張に伴なうパターン座標値１ｕ精度の誤
差要因を回避するために、厳密なる温度管理が必要であ
った。
る、大きな距離にかけてのパターン位置の誤差、すなわ
ち座標位置精度の誤差要因も太き（、画面サイズが約、
１５０ｍｍ以上でげ約１６）１ｍ思との値となる。又、
各マスク間のオーバレイに関し、大型マスク及び基板材
（Ｉｌ＋の熱膨張に伴なうパターン座標値１ｕ精度の誤
差要因を回避するために、厳密なる温度管理が必要であ
った。
以上に説明したように、従来の大型のマトリクス型表示
装置は、大型のワンショット露光マスクを用い、ワンシ
ョット露光法による写真製版法によリパターンを形成し
ているために、パターンの位置精度、パターン幅変動及
びエツジ粗さなどの誤差要因が増大するため、晶解像度
化が困難であった。さらに、表示性能を左右する開口率
の上昇が不可能であると共に大きな距離にかけてのパタ
ーンの座標位置精度の悪さに、基〈パターン不良などに
より、画素の生存率が低く、表示性能の高いマトリクス
型表示装置が得られないという欠点があった。
装置は、大型のワンショット露光マスクを用い、ワンシ
ョット露光法による写真製版法によリパターンを形成し
ているために、パターンの位置精度、パターン幅変動及
びエツジ粗さなどの誤差要因が増大するため、晶解像度
化が困難であった。さらに、表示性能を左右する開口率
の上昇が不可能であると共に大きな距離にかけてのパタ
ーンの座標位置精度の悪さに、基〈パターン不良などに
より、画素の生存率が低く、表示性能の高いマトリクス
型表示装置が得られないという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、写真製版法によるパターン形成
に、リードアウトが必要な上記ゲート電極ａ汲び上イ１
ソース電極線（又はドレイン゛市極線）／を大型マスク
を用いたワンショット露光法で形成する工程、少なくと
も上記ゲート電極線及び上記ソース電極線（又はドレイ
ン電極線）を除いてマトリクス型アレイを小型マスクを
用いたステップアンドリピート又はストップアンドリピ
ート露光法で形成する工程、及び上記周辺リードアウト
部を大型マスクを用いたワンショット露光法で形成する
工程とｆ捲すことにより、各部の要求に応じた精度でパ
ターンを形成し、大型の毘解像度化を可能にし、かつ開
口率を制くして、表示性能を良好にし、さらに大きな距
＃にかけてのパターンの座標位置精度を改良して画素の
生存率の高いマトリクス型表示装置を提供することを目
的としている。
ためになされたもので、写真製版法によるパターン形成
に、リードアウトが必要な上記ゲート電極ａ汲び上イ１
ソース電極線（又はドレイン゛市極線）／を大型マスク
を用いたワンショット露光法で形成する工程、少なくと
も上記ゲート電極線及び上記ソース電極線（又はドレイ
ン電極線）を除いてマトリクス型アレイを小型マスクを
用いたステップアンドリピート又はストップアンドリピ
ート露光法で形成する工程、及び上記周辺リードアウト
部を大型マスクを用いたワンショット露光法で形成する
工程とｆ捲すことにより、各部の要求に応じた精度でパ
ターンを形成し、大型の毘解像度化を可能にし、かつ開
口率を制くして、表示性能を良好にし、さらに大きな距
＃にかけてのパターンの座標位置精度を改良して画素の
生存率の高いマトリクス型表示装置を提供することを目
的としている。
以下、この発明の一実施例を図について説明する。大型
のマ） ＩＪクス型表示装置において、第８図に示す周
辺リードアウト部（５）は比較的低解像度のパターン形
成で目的が達成でき、第９図に示すマトリクス型アレイ
（４）で構成された表示エリア部は高解像度なパターン
形成を必要としている。従って、この発明では第１０図
、第１１図に示すように、この表示エリア部のマトリク
ス型アレイ（４）ヲ萬解像度でパターン形成可能な大き
さ１例えば４分割したアレイ（４ａ）〜（４ｄ）や９分
割したアレイ（４ｅ）〜（４ｍ）等に分割して形成して
いる。第１２図はこの発明の一実施例によるマトリクス
型アレイ（４）を示すパターン図であり、第１３図は第
１２図のＸ１Ｉｌ−ｘ１ｔＩｍ１Ｉｌ、第１４図にこの
発明の一実施例による周辺リードアウト部（５）を示す
パターン図、第１５図はそのＸＶ −ＩＴ線断面を示す
。
のマ） ＩＪクス型表示装置において、第８図に示す周
辺リードアウト部（５）は比較的低解像度のパターン形
成で目的が達成でき、第９図に示すマトリクス型アレイ
（４）で構成された表示エリア部は高解像度なパターン
形成を必要としている。従って、この発明では第１０図
、第１１図に示すように、この表示エリア部のマトリク
ス型アレイ（４）ヲ萬解像度でパターン形成可能な大き
さ１例えば４分割したアレイ（４ａ）〜（４ｄ）や９分
割したアレイ（４ｅ）〜（４ｍ）等に分割して形成して
いる。第１２図はこの発明の一実施例によるマトリクス
型アレイ（４）を示すパターン図であり、第１３図は第
１２図のＸ１Ｉｌ−ｘ１ｔＩｍ１Ｉｌ、第１４図にこの
発明の一実施例による周辺リードアウト部（５）を示す
パターン図、第１５図はそのＸＶ −ＩＴ線断面を示す
。
マトリクス型アレイ基板（１１の製造方法全以下に述べ
る。始めに、例えば石英ガラス等の透明絶縁基板等より
なる基板材１１１の表面に、ゲート電極線（２）を形成
する。これは、例えばＡＡ等を基板材（１１）の表面に
全面成膜した後、大型マスクを用いたワンショット露光
法で露光し、レジストパターンを現像し、Ａｔｔｌ−エ
ツチングして所望形状のゲート電極ｍ （２１を形成す
る。更に！示エリア部を構成す−るマトリクス型アレイ
（４）の要素の中でリードアウトの必要なソース゛電極
線（３）（又はドレイ“電極線）のパターン形成を上記
ゲート電極４ ｆ２＋の方法と同様に大型マスクを用い
たワンショット露光法で形成する。次にゲート絶縁膜０
４）、アモルファスシリコン等の半導体膜０５）、保讃
膜（Ｉｅ 、■ＴＯ等よりなる画素電極（８）等のマト
リクス型ア・レイ（４）のリードアウトの必要でない構
成要素のパターン形成を行なう。こねは、特に晶解像度
パターンの形成を要求する多数の画素の集積ｖｃ工り構
成されるため、第１０図、第１１図に示したように、小
型マスク、特に小型高解像マスク及び亮解像ワンショッ
ト露光が可能なサイズの範囲内で分割、例えば等分割し
、小型高解像マスクを用いたステップアンドリピート法
、又はストップアンドリピート法で形成する。
る。始めに、例えば石英ガラス等の透明絶縁基板等より
なる基板材１１１の表面に、ゲート電極線（２）を形成
する。これは、例えばＡＡ等を基板材（１１）の表面に
全面成膜した後、大型マスクを用いたワンショット露光
法で露光し、レジストパターンを現像し、Ａｔｔｌ−エ
ツチングして所望形状のゲート電極ｍ （２１を形成す
る。更に！示エリア部を構成す−るマトリクス型アレイ
（４）の要素の中でリードアウトの必要なソース゛電極
線（３）（又はドレイ“電極線）のパターン形成を上記
ゲート電極４ ｆ２＋の方法と同様に大型マスクを用い
たワンショット露光法で形成する。次にゲート絶縁膜０
４）、アモルファスシリコン等の半導体膜０５）、保讃
膜（Ｉｅ 、■ＴＯ等よりなる画素電極（８）等のマト
リクス型ア・レイ（４）のリードアウトの必要でない構
成要素のパターン形成を行なう。こねは、特に晶解像度
パターンの形成を要求する多数の画素の集積ｖｃ工り構
成されるため、第１０図、第１１図に示したように、小
型マスク、特に小型高解像マスク及び亮解像ワンショッ
ト露光が可能なサイズの範囲内で分割、例えば等分割し
、小型高解像マスクを用いたステップアンドリピート法
、又はストップアンドリピート法で形成する。
一方、第１４図及び第１５図に示す比較的低解像度のパ
ターン形成で目的が達成できる周辺リードアウト部（５
）のパターン形成を大型マスクを用いたワンショット露
光法で形成する。この後、レジストハターンを現像し、
各構−成要素部材をエツチングして、所望形状のパター
ンを形成し、マトリクス型アレイ基板１１＋が完成する
。
ターン形成で目的が達成できる周辺リードアウト部（５
）のパターン形成を大型マスクを用いたワンショット露
光法で形成する。この後、レジストハターンを現像し、
各構−成要素部材をエツチングして、所望形状のパター
ンを形成し、マトリクス型アレイ基板１１＋が完成する
。
上記のようにマトリクス型表示装置を製造すると、第１
６図（イ）、（ロ）に示したパターン形成を一般化した
、反図形のパターンＸと正図形のパターンＹとの二枚の
マスクの組合せの例において、マスクの小型化により、
ヤスク上ＶＣおけるパターン位置のずれとマスク間の重
ね合わせのすハが重畳さｈたパターン位置精度（０）、
パターン幅変動（Ｌｌ汲びエツジ粗さくＥｌ等が減少す
る。このため、エツジマージ７ （Ｍ２） ｎ Ｍ２１
−１ （ＸＬ−ＹＬ）／２となり、理想的な状態の場合
のエツジマージン（Ｍ）ｖｃ限りなく接近する。
６図（イ）、（ロ）に示したパターン形成を一般化した
、反図形のパターンＸと正図形のパターンＹとの二枚の
マスクの組合せの例において、マスクの小型化により、
ヤスク上ＶＣおけるパターン位置のずれとマスク間の重
ね合わせのすハが重畳さｈたパターン位置精度（０）、
パターン幅変動（Ｌｌ汲びエツジ粗さくＥｌ等が減少す
る。このため、エツジマージ７ （Ｍ２） ｎ Ｍ２１
−１ （ＸＬ−ＹＬ）／２となり、理想的な状態の場合
のエツジマージン（Ｍ）ｖｃ限りなく接近する。
また、マトリクス型アレイ（４）のパターン設計におけ
るパターンの最小線幅、又は最小フィーチャーサイズは
小型高解像マスクの製作法に基づくバター・ン精度、例
えば電子ビーム露光系で約２．ａｍであり、エツジマー
ジンも約３μ工程度の設計が可能となり、開口率も約７
０％以上の値が期待で、きる。
るパターンの最小線幅、又は最小フィーチャーサイズは
小型高解像マスクの製作法に基づくバター・ン精度、例
えば電子ビーム露光系で約２．ａｍであり、エツジマー
ジンも約３μ工程度の設計が可能となり、開口率も約７
０％以上の値が期待で、きる。
マン、例えばマンとマシン間のインターフェースの役割
を果たすマトリクス型表示装置の表示情報歓の増大の要
求に対応した大画面化、高解像度化への要求にも対応が
容易となる。
を果たすマトリクス型表示装置の表示情報歓の増大の要
求に対応した大画面化、高解像度化への要求にも対応が
容易となる。
なお、樹種によってげソース電極線がドレイン゛電極線
となることもある。
となることもある。
また、マトリクス型アレイ（４）を形成する際の分割は
上記実施例に限るものではなく、要求される精度に応じ
たマスクの大きさによって分割すわばよい。
上記実施例に限るものではなく、要求される精度に応じ
たマスクの大きさによって分割すわばよい。
以上のように、この発明によれば、写真製版法によるパ
ターン形成にリードアウトが必要な上記ゲート電極線、
及び上記ソース電極線（又はドレイン電極線）を大型マ
スクを用いたワンショット露光法で形成する工程、少々
くとも上記ゲート電極線及び上記ソース電極線（又はド
レイン電極線）を除いてマトリクス型アレイを小型マス
クを用いたステップアンドリピート又はストップアシド
リピート露光法で形成する工程、及び上記周辺ＩＪ−ド
アウド部を大型マスクを用いたワンショットｇ光性で形
成する工程とを施すことにより、大型のマトリクス型表
示装置のパターン形成精度において、パターンの位置精
度、パターン幅変動、エツジ粗さ等の誤差要因が低減さ
れる結果、パターン設計の基準となるパターンの最小線
幅又は最小フィーチャーサイズが、例えば約３メｍ程度
に設計でき、高解像度化が容易で、かつ表示性能を左右
する画素の開口率を、例オは約７０％以上に増大するこ
とが可能となる。
ターン形成にリードアウトが必要な上記ゲート電極線、
及び上記ソース電極線（又はドレイン電極線）を大型マ
スクを用いたワンショット露光法で形成する工程、少々
くとも上記ゲート電極線及び上記ソース電極線（又はド
レイン電極線）を除いてマトリクス型アレイを小型マス
クを用いたステップアンドリピート又はストップアシド
リピート露光法で形成する工程、及び上記周辺ＩＪ−ド
アウド部を大型マスクを用いたワンショットｇ光性で形
成する工程とを施すことにより、大型のマトリクス型表
示装置のパターン形成精度において、パターンの位置精
度、パターン幅変動、エツジ粗さ等の誤差要因が低減さ
れる結果、パターン設計の基準となるパターンの最小線
幅又は最小フィーチャーサイズが、例えば約３メｍ程度
に設計でき、高解像度化が容易で、かつ表示性能を左右
する画素の開口率を、例オは約７０％以上に増大するこ
とが可能となる。
′！！１ζ、大きな距離にかけてのパターンの座標位置
精度が改良できる結果、画素の生存率が極めて高く、表
示性能の高いマトリクス型表示装置が得らハるという効
果がある。
精度が改良できる結果、画素の生存率が極めて高く、表
示性能の高いマトリクス型表示装置が得らハるという効
果がある。
第１図はマトリクス型表示装置面の基板の配置図、第２
図はマトリクス型アレイの一画素ケ示す構成図、第３図
はマトリクス型表示装置の断面図、第４図は従来の製造
方法によるマトリクス型アレイを示すパターン図、第５
図は第４図のＶ−Ｖａ断面図、第６図（イ）、（ロ）Ｖ
ｉそｈぞねパターン形成の理想的なパターン図、及びそ
の■ロー■口線断面図、第７図り、（ロ）はそれぞれ従
来の製造方法によるパターン形成のパターン図、及びそ
の鴇ロー■口線断面図、第８図はマトリクス型表示装−
の周辺リードアウト部を示す配置図、第９図はマトリク
ス型アレイを示す配置図、第１０図及び第１１図はこの
発明の一実施例による製造方法に係わる４分割及び９分
割さｈたマトリクス型アレイを示す説明図、第１２図は
この発明の一実施例ＶＣ，ｌ：る製造方法によるマトリ
クス型アレイを示すパターン図、ｉ１３図１−ｊ第１２
図ノｘｎｉ −Ｘ１ｌｌ Ｍ断面図、第１４図。 第１５図けそｈそれこの発明の一実施例による製造方法
による周辺エリア部のパターン図、及びそノＸＶ −Ｘ
Ｖ ａ断面図、第１６ 図（４） 、 （０）Ｉ−ｉ−
ｆ）Ｉ ソｈこの発明の一実施例によるパターン形成の
パターン図、及びそのＸ’Ｖｋ −ＸＶＩ線断面図であ
る。 （１１・・・基板、（２）・・・ゲート電極線、（３）
・・・ソース電極線（又はドレイン電極＃！ ） 、１
４＋ 、 （４ａ）〜（４ｍ）・・・マトリクス型アレ
イ、（６）・・・周辺リードアウト部、（６）・・・能
動素子、（８）・・・画素電極、（９）・・・信号蓄積
コンデンサ、（ｌＯ）・・・羨示材料、 （１２’・・
・透明導電電極、０３）・・・対向電極基板。 なお、図中、同一符号げ同一、又は相当部分を示す。
図はマトリクス型アレイの一画素ケ示す構成図、第３図
はマトリクス型表示装置の断面図、第４図は従来の製造
方法によるマトリクス型アレイを示すパターン図、第５
図は第４図のＶ−Ｖａ断面図、第６図（イ）、（ロ）Ｖ
ｉそｈぞねパターン形成の理想的なパターン図、及びそ
の■ロー■口線断面図、第７図り、（ロ）はそれぞれ従
来の製造方法によるパターン形成のパターン図、及びそ
の鴇ロー■口線断面図、第８図はマトリクス型表示装−
の周辺リードアウト部を示す配置図、第９図はマトリク
ス型アレイを示す配置図、第１０図及び第１１図はこの
発明の一実施例による製造方法に係わる４分割及び９分
割さｈたマトリクス型アレイを示す説明図、第１２図は
この発明の一実施例ＶＣ，ｌ：る製造方法によるマトリ
クス型アレイを示すパターン図、ｉ１３図１−ｊ第１２
図ノｘｎｉ −Ｘ１ｌｌ Ｍ断面図、第１４図。 第１５図けそｈそれこの発明の一実施例による製造方法
による周辺エリア部のパターン図、及びそノＸＶ −Ｘ
Ｖ ａ断面図、第１６ 図（４） 、 （０）Ｉ−ｉ−
ｆ）Ｉ ソｈこの発明の一実施例によるパターン形成の
パターン図、及びそのＸ’Ｖｋ −ＸＶＩ線断面図であ
る。 （１１・・・基板、（２）・・・ゲート電極線、（３）
・・・ソース電極線（又はドレイン電極＃！ ） 、１
４＋ 、 （４ａ）〜（４ｍ）・・・マトリクス型アレ
イ、（６）・・・周辺リードアウト部、（６）・・・能
動素子、（８）・・・画素電極、（９）・・・信号蓄積
コンデンサ、（ｌＯ）・・・羨示材料、 （１２’・・
・透明導電電極、０３）・・・対向電極基板。 なお、図中、同一符号げ同一、又は相当部分を示す。
Claims (1)
- 複数個のゲート電極線、及びこれらのゲート電極線と直
交する複数個のソース電極線（又はドレイン電極線）を
有し、スイッチ機能を有する能動素子、画素電極及び信
号蓄積コンデンサを含むマトリクス型アレイを有し、か
つ上記ゲート電極線と上記ソース電極線（又はドレイン
電極線）に接続され、上記マトリクス型アレイの周囲に
配置した周辺リードアウト部を有する基板、並びにこの
基板と対向する側に透明導電電極を有する対向電極基板
との間に表示材料を挾持するものにおいて、写真製版法
によるパターン形成に、リードアウトが必要な上記ゲー
ト電極線、及び上記ソース電極線（又はドレイン電極線
）を大型マスクを用いたワンショット露光法で形成する
工程、少なくとも上記ゲート電極線及び上記ソース電極
線（又はドレイン電極線）を除いてマトリクス型アレイ
を小型マスクを用いたステップアンドリピート又はスト
ップアンドリピート露光法で形成する工程、及び上記周
辺リードアウト部を大型マスクを用いたワンショット露
光法で形成する工程とを施すことを特徴とするマトリク
ス型表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59145325A JPS6123192A (ja) | 1984-07-11 | 1984-07-11 | マトリクス型表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59145325A JPS6123192A (ja) | 1984-07-11 | 1984-07-11 | マトリクス型表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123192A true JPS6123192A (ja) | 1986-01-31 |
| JPH0570155B2 JPH0570155B2 (ja) | 1993-10-04 |
Family
ID=15382549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59145325A Granted JPS6123192A (ja) | 1984-07-11 | 1984-07-11 | マトリクス型表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123192A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299942A (ja) * | 1986-06-20 | 1987-12-26 | Matsushita Electric Ind Co Ltd | マトリクス型液晶表示装置 |
| JPH0390791U (ja) * | 1989-12-29 | 1991-09-17 | ||
| WO2010035751A1 (ja) | 2008-09-26 | 2010-04-01 | あすか製薬株式会社 | 機能性消化管障害の予防及び／又は治療剤 |
-
1984
- 1984-07-11 JP JP59145325A patent/JPS6123192A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299942A (ja) * | 1986-06-20 | 1987-12-26 | Matsushita Electric Ind Co Ltd | マトリクス型液晶表示装置 |
| JPH0830794B2 (ja) * | 1986-06-20 | 1996-03-27 | 松下電器産業株式会社 | マトリクス型液晶表示装置 |
| JPH0390791U (ja) * | 1989-12-29 | 1991-09-17 | ||
| WO2010035751A1 (ja) | 2008-09-26 | 2010-04-01 | あすか製薬株式会社 | 機能性消化管障害の予防及び／又は治療剤 |
| US8980872B2 (en) | 2008-09-26 | 2015-03-17 | Aska Pharmaceutical Co., Ltd. | Agent for preventing and/or treating functional gastrointestinal disorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570155B2 (ja) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097361A (en) | Photolithographic exposure system and method employing a liquid crystal display (LCD) panel as a configurable mask | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| CN101458442B (zh) | 布局、光掩模版的制作及图形化方法 | |
| TW200425014A (en) | Display, wiring substrate and method of manufacturing the same | |
| JPH10213895A (ja) | レチクルの合わせ測定用マーク | |
| CN105093813A (zh) | 光掩模板和曝光系统 | |
| KR20010102117A (ko) | 능동 매트릭스 디바이스를 제작하는 방법 | |
| JP3352405B2 (ja) | 露光方法及びそれを用いたデバイス製造方法並びに半導体デバイス | |
| US6853408B2 (en) | CF on TFT liquid crystal display having reduced dot defects | |
| US7122831B2 (en) | Method of forming a reflective electrode and a liquid crystal display device | |
| US7279257B2 (en) | Pattern forming method, method of manufacturing thin film transistor substrate, method of manufacturing liquid crystal display and exposure mask | |
| US20070275311A1 (en) | Flat panel display manufacturing | |
| JPS6123192A (ja) | マトリクス型表示装置の製造方法 | |
| JP807H (ja) | マトリクス型表示装置 | |
| JPH0433011B2 (ja) | ||
| JP3185754B2 (ja) | 露光原版の作製方法 | |
| KR20010081502A (ko) | 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리소자 개구부 제조용 포토마스크, 감소된 크기의개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에의해 제조된 개구부를 포함하는 반도체 메모리 소자 | |
| JP2629743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002108241A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
| JPS61249076A (ja) | マトリクス型表示装置 | |
| JPS6214688A (ja) | パタ−ン形成方法 | |
| JP2809892B2 (ja) | 大面積回路基板のレジストパターン形成方法 | |
| JPS61185929A (ja) | Ｘ線露光マスク | |
| KR20020056111A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |