KR20040110381A

KR20040110381A - 그래듀얼 스티칭 노광공정에 사용되는 마스크

Info

Publication number: KR20040110381A
Application number: KR1020030039696A
Authority: KR
Inventors: 백승수
Original assignee: 삼성전자주식회사
Priority date: 2003-06-19
Filing date: 2003-06-19
Publication date: 2004-12-31
Also published as: KR100935674B1

Abstract

본 발명은 그래듀얼 스티칭(Gradual stitching) 노광공정에 사용되는 마스크에 있어서, 피노광부재 상의 노광되는 샷(Shot)에 패턴을 형성하기 위한 마스킹패턴이 마련된 노광부와, 상기 노광되는 샷에 인접하는 샷이 노광되는 것을 차단하기 위한 차광블럭이 마련된 차광부를 포함하며, 상기 차광부는 상호 인접하여 대면하는 차광블럭 간이 일체로 마련되는 것을 특징으로 한다. 이에 의하여, 불필요하게 이중노광되는 영역과 노광되지 않는 영역을 최소화하여, 피노광부재의 신뢰성이 향상되고, 제조수율을 향상시킬 수 있다.

Description

그래듀얼 스티칭 노광공정에 사용되는 마스크{MASK FOR USE IN GRADUAL STITCHING EXPOSURE PROCESS}

본 발명은, 그래듀얼 스티칭 노광공정에 사용되는 마스크(Mask)에 관한 것으로서, 보다 상세하게는, 액정표시장치용 기판을 제조하기 위한 그래듀얼(Gradual) 스티칭(Stitching) 노광공정에 사용되는 마스크에 관한 것이다.

일반적으로, 액정표시장치는 상부 기판 및 하부 기판 사이에 액정을 주입하고, 픽셀(Pixel)별로 판면에 형성된 공통전극과 화소전극 사이에 전계가 인가되어, 액정의 배열을 변화시켜 빛을 통과시키거나 차단시킴으로써 화면을 구성하는 장치이다.

액정표시장치는 다양한 형태로 제조될 수 있는데, 현재 박막 트랜지스터(TFT : Thin Film Transistor)와 박막 트랜지스터에 연결된 화소전극이 매트릭스(Matrix) 상으로 배열된 능동행렬 액정표시장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.

이러한 액정표시장치는 하부 기판에 화소전극 및 박막 트랜지스터가 형성되어 있고, 상부 기판에 공통전극이 형성된 구조를 가지며, 하부 또는 상부 기판 중 어느 하나에 컬러필터가 형성된다.

한편, 액정표시장치에 있어서, 각 기판에 각종 패턴을 형성하기 위하여 감광액 도포(Photo Resist Coating), 정렬(Align) 및 노광(Exposure), 현상(Develop) 등의 일련의 공정으로 진행되는 사진공정(Photo Process)이 진행된다.

여기서, 액정표시장치의 대형화에 따라, 대형 기판 상에 패턴을 형성하기 위해 스티칭 방식의 노광공정이 적용된다. 스티칭 방식은 대형 기판을 여러 샷(Shot)으로 구분하여 샷의 크기에 대응하는 마스크를 기판 위에 상하좌우로 이동하면서 노광하는 방식이다.

그러나, 이러한 스티칭 방식을 이용한 노광공정에 있어서는 샷 간의 경계영역에서 스티칭 에러를 초래한다. 여기서, 스티칭 에러는 기판을 여러 샷으로 나누어 노광하기 때문에, 각 샷 간의 디플렉션 정확도(Deflection accuracy)와 스테이지(Stage)의 이동 정밀도 등의 불량에 의해 발생하는 것으로, 액정표시장치의 구동시 샷 간의 경계부가 육안으로 나타난다.

이러한 스티칭 에러를 제거하게 위해 그래듀얼 스티칭(Gradual Stitching) 방식이 제안되었다. 그래듀얼 스티칭 방식은 제1 샷에 형성되는 기판의 픽셀과, 제1 샷과 인접하는 제2 샷에 형성되는 픽셀이 공간적으로 서서히 섞이게 마련함으로써, 액정표시장치의 구동시 샷 간의 경계부가 육안으로 나타나는 것을 방지한다. 도 1은 그래듀얼 스티칭 방식의 노광공정을 시각적으로 설명하는 도면으로, 도 1의 (a)는 첫 번째 샷의 노광시 노광되는 영역을 도시한 도면이고, 도 1의 (b)는 두 번째 샷의 노광시 노광되는 영역을 도시한 도면이고, 도 1의 (c)는 첫 번째 샷과 두 번째 샷의 노광에 의해 노광되는 영역이 서서히 섞이고 있는 것을 나타내는 도면이다.

그런데, 이러한 종래의 그래듀얼 스티칭 방식에 의한 노광공정은 제1 샷을 노광한 후 제2 샷을 노광하는 할 때, 전술한 바와 같이 각 샷 간의 디플렉션 정확도(Deflection accuracy)나 스테이지(Stage)의 이동 정밀도 등의 오류로 인하여,제1 샷에서 형성된 픽셀과 제2 샷에서 형성된 픽셀 간이 겹치는 경우, 겹치는 부분은 제1 샷 및 제2 샷의 노광에 의해서도 노광되지 않는 문제점이 있다. 이는 원하지 않는 패턴을 형성하는 결과를 가져오며, 결과적으로 기판의 신뢰성 및 특성 저하는 물론, 제조수율의 저하를 야기한다.

따라서, 본 발명의 목적은, 그래듀얼 스티칭 노광공정에 있어서, 노광되지 않는 영역의 발생에 의한 불량을 최소화하여, 피노광부재의 신뢰성을 향상하고, 제조수율을 향상시킬 수 있는 그래듀얼 스티칭 노광공정에 사용되는 마스크를 제공하는 것이다.

도 1은 종래의 그래듀얼 스티칭(Gradual Stitching) 방식에 의한 샷 간의 경계를 나타낸 도면이고,

도 2 및 도 3은 본 발명에 따른 그래듀얼 스티칭 공정에 사용되는 마스크를 나타낸 도면이고,

도 4는 액정표시장치의 하부 기판이 복수의 샷으로 구획된 것을 나타낸 도면이고,

도 5는 도 4의 A 영역을 확대한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명

1,1a : 마스크 10,10a : 차광부

12,12a,14,14a : 차광블럭 20.20a : 노광부

22,22a : 마스킹패턴 30 : 하부기판

31 : 박막 트랜지스터 32 : 게이트 라인

33 : 데이터 라인 34 : 화소전극

1s,2s,3s,4s,5s,6s : 샷

상기 목적은, 본 발명에 따라, 그래듀얼 스티칭(Gradual stitching) 노광공정에 사용되는 마스크에 있어서, 피노광부재 상의 노광되는 샷(Shot)에 패턴을 형성하기 위한 마스킹패턴이 마련된 노광부와, 상기 노광되는 샷에 인접하는 샷이 노광되는 것을 차단하기 위한 차광블럭이 마련된 차광부를 포함하며, 상기 차광부는 상호 인접하여 대면하는 차광블럭 간이 일체로 마련되는 것을 특징으로 하는 마스크에 의해 달성될 수 있다.

여기서, 상기 차광부의 차광블럭은, 상기 인접하는 샷의 노광시 상기 인접하는 샷을 노광하기 위한 마스크에 마련된 차광블럭에 의해 차단되는 영역과 소정 간격 이격되도록 마련되는 것이 바람직하다.

또한, 상기 피노광부재 상에는 매트릭스 형상으로 배열된 다수의 픽셀이 형성되며, 상기 차광부의 차광블럭은 상기 각 픽셀에 대응하여 마련되는 것이 바람직하다.

여기서, 상기 피노광부재는 다수의 박막 트랜지스터가 형성되는 액정표시장치용 기판일 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명에 따른 그래듀얼 스티칭 (Gradual Stitching) 노광공정에 사용되는 마스크(1,1a)는, 도 2 및 도 3에 도시된 바와 같이, 노광되는 샷(Shot)(1s, 도 4 참조)(이하, "제1 샷"이라 함)에 패턴을 형성하기 위한 마스킹패턴(22,22a)이 마련된 노광부(20,20a)와, 제1 샷에 인접한 샷(2s, 도 4 참조)(이하, "제2 샷"이라 함)이 노광되는 것을 차단하기 위한 차광블럭(12,14,12a,14b)이 마련된 차광부(10,10a)를 포함한다. 본 발명에 따른 마스크(1,1a)는 상호 인접하여 대면하는 차광블럭(14,14a) 간이 일체로 마련된다.

이하에서는, 본 발명의 이해를 돕기 위해, 본 발명에 따른 마스크(1,1a)가 액정표시장치의 하부 기판(30, 도 4 참조)의 제조에 사용되는 것을 일예로 한다.

먼저, 액정표시장치의 하부 기판(30)에는, 도 4 및 도 5에 도시된 바와 같이, 박막 트랜지스터(31)(TFT : Thin Film Transistor), 게이트 라인(32), 데이터 라인(33) 및 화소전극(34) 등의 패턴이 형성된다. 여기서, 본 발명의 실시예에서는 하부 기판(31)을 6개의 샷(1s,2s,3s,4s,5s,6s)으로 구분하여 그래듀얼 스티칭 노광공정을 수행하는 것을 일 예로 한다. 여기서, 하부 기판(30)의 패턴은 매트릭스 상의 다수의 픽셀(Pixel)로 형성된다.

여기서, 도 4는 액정표시장치의 하부 기판(30)을 6개의 샷(1s,2s,3s,4s,5s,6s)으로 구획된 것을 나타내는 도면이고, 도 5는 도 4의 "A"영역을 확대한 도면이고, 도 2는 도 4의 제1 샷(1s)을 노광하기 위한 마스크(1)(이하, "제1 마스크"라 함)의 일 영역을 나타낸 도면이고, 도 3은 도 4의 제2 샷(2s)을 노광하기 위한 마스크(1a)(이하, "제2 마스크"라 함)의 일 영역을 나타낸 도면이다.

도 2를 참조하여 설명하면, 본 발명에 따른 마스크(1)의 차광부(10)는 하부 기판(30)에 형성될 각 픽셀에 대응하여 마련되며, 상호 인접하여 대면하는 차광블럭(14) 간은 일체로 마련된다. 더욱 쉽게 설명하면, 제1 샷(1s)의 노광시 차광되는 픽셀에 대응하는 차광블럭(12,14)은 그 픽셀의 상,하,좌,우(즉, 대각 방향에 위치하는 픽셀은 제외)에 인접하게 위치하는 픽셀에 대응하는 차광블럭(14)이 존재하는 경우, 존재하는 차광블럭(14)과 일체로 마련된다.

또한, 본 발명에 따른 마스크(1)의 차광부(10)에 마련된 차광블럭(12,14)은, 제2 샷(2s)의 노광시 제2 샷(2s)을 노광하기 위한 제2 마스크(1a)에 마련된 차광블럭(12a,14a)에 의해 차단되는 영역과는 소정 간격 이격되도록 마련되는 것이 바람직하다. 즉, 도 5에 도시된 바와 같이, 하부 기판(31) 상에서, 제1 샷(1s)을 노광시키기 위한 제1 마스크(1)에 의해 차광되는 영역(도 5에서 빗금친 영역 이외의 영역 중 일부)과, 제2 샷(2s)을 노광시키기 위한 제2 마스크(1a)에 의해 차광되는 영역(도 5에서 빗금친 영역) 간은 소정 간격 이격된다.

이하에서는, 본 발명에 따른 마스크(1,1a)를 사용하는 그래듀얼 스티칭 노광공정에 의해 하부 기판(30)에 패턴을 형성하는 과정을 설명하면 다음과 같다. 또한, 본 발명에서는 하부 기판(30)의 각 샷(1s,2s)에 패턴을 형성하기 위해 각각 별도의 마스크(1,1a)를 사용하는 것으로 설명하나, 하나의 마스크가 하부 기판(31) 중의 여러 샷에 사용될 수 있음은 물론이다.

먼저, 하부 기판(30)의 베이스를 형성하는 도시되지 않은 글래스기판에 알루미늄이나 크롬 등으로 게이트층을 적층하고, 제1 마스크(1)를 이용하여 노광, 현상 및 식각 등의 공정을 통해 제1 샷(1s)에 게이트라인(32)을 형성한다. 여기서, 제1 마스크(1)는 제1 샷(1s)의 글래스기판 상에 형성될 게이트라인(32)에 대응하는 마스크패턴(22)이 마련된 노광부(20)와, 제1 샷에 인접한 제2 샷(2s)이 노광되는 것을 차단하기 위한 차광블럭(12,14)이 마련된 차광부(10)를 포함한다.

그런 다음, 제2 샷(2s)의 글래스기판 상에 게이트라인(31)을 형성하기 위해 제2 마스크(1a)를 이용하여, 역시, 노광, 현상 및 식각 등의 공정을 진행한다. 여기서, 제2 마스크(1a)는 제2 샷(1s)의 글래스기판 상에 형성될 게이트라인에 대응하는 마스킹패턴(22a)이 마련된 노광부(20a)와, 인접하는 제1 샷(1s) 및 다른 인접하는 샷(도 4에서는 3s 및 5s))이 노광되는 것을 차단하는 차광블럭(12a,14a))이 마련된 차광부(10a)를 포함한다.

여기서, 나머지 샷(3s,4s,5s,5s)의 글래스기판에서의 게이트 라인(32)은 동일한 방법으로 형성된다. 또한, 글래스기판 상에 박막 트랜지스터(31),데이터 라인(33) 및 화소전극(34) 등의 패턴 또한 게이트 라인(32)의 형성방법과 동일한 방법에 의해 형성될 수 있다.

전술한, 실시예에서는, 본 발명에 따른 마스크(1,1a)가 액정표시장치의 하부 기판(30)을 형성하기 위한 그래듀얼 스티칭 노광공정에 사용되는 것을 일예로 하여 설명하였으나, 액정표시장지의 상부 기판이나, 다른 반도체 기기 등의 전자기기의 제조를 위한 그래듀얼 스티칭 노광공정에 사용 가능함은 물론이다.

이와 같이, 액정표시장치용 기판을 제조하기 위한 그래듀얼 스티칭(gradual stitching) 노광공정에 사용되는 마스크에 있어서, 기판 상의 노광되는 샷에 패턴을 형성하기 위한 마스킹패턴이 마련된 노광부와, 노광되는 샷에 인접하는 샷이 노광되는 것을 차단하기 위한 차광블럭이 마련된 차광부를 포함하고, 상호 인접하여 대면하는 차광블럭 간이 일체로 마련함으로써, 불필요하게 이중노광되는 영역을 최소화하고, 기판의 신뢰성을 향상하고, 제조수율을 향상시킬 수 있게 된다.

또한, 인접하는 샷의 노광시 인접하는 샷을 노광하기 위한 마스크에 마련된 차광블럭에 의해 차단되는 영역과 소정 간격 이격되도록 차광블럭을 마련함으로써, 노광되지 않는 영역을 최소화하고, 기판의 신뢰성을 향상하고, 제조수율을 향상시킬 수 있게 된다.

이상 설명한 바와 같이, 본 발명에 따르면, 불필요하게 이중노광되는 영역과 노광되지 않는 영역을 최소화하여, 피노광부재의 신뢰성이 향상되고, 제조수율을 향상시킬 수 있는 그래듀얼 스티칭 노광공정에 사용되는 마스크가 제공된다.

Claims

그래듀얼 스티칭(Gradual stitching) 노광공정에 사용되는 마스크에 있어서,

피노광부재 상의 노광되는 샷(Shot)에 패턴을 형성하기 위한 마스킹패턴이 마련된 노광부와, 상기 노광되는 샷에 인접하는 샷이 노광되는 것을 차단하기 위한 차광블럭이 마련된 차광부를 포함하며,

상기 차광부는 상호 인접하여 대면하는 차광블럭 간이 일체로 마련되는 것을 특징으로 하는 마스크.
제1항에 있어서,

상기 차광부의 차광블럭은,

상기 인접하는 샷의 노광시 상기 인접하는 샷을 노광하기 위한 마스크에 마련된 차광블럭에 의해 차단되는 영역과 소정 간격 이격되도록 마련되는 것을 특징으로 하는 마스크.
제2항에 있어서,

상기 피노광부재 상에는 매트릭스 형상으로 배열된 다수의 픽셀이 형성되며,

상기 차광부의 차광블럭은 상기 각 픽셀에 대응하여 마련되는 것을 특징으로 하는 마스크.
제3항에 있어서,

상기 피노광부재는 다수의 박막 트랜지스터가 형성되는 액정표시장치용 기판인 것을 특징으로 하는 마스크.