JPS6230377A - アモルフアスシリコン薄膜トランジスタの製造方法 - Google Patents
アモルフアスシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPS6230377A JPS6230377A JP16880685A JP16880685A JPS6230377A JP S6230377 A JPS6230377 A JP S6230377A JP 16880685 A JP16880685 A JP 16880685A JP 16880685 A JP16880685 A JP 16880685A JP S6230377 A JPS6230377 A JP S6230377A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- region
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011347 resin Substances 0.000 claims abstract description 14
- 229920005989 resin Polymers 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 abstract description 10
- 239000004642 Polyimide Substances 0.000 abstract description 6
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 6
- 229910001120 nichrome Inorganic materials 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000009751 slip forming Methods 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000000354 decomposition reaction Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 241001670157 Gymnura Species 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
逆スタガード型アモルファスシリコン薄膜トランジスタ
の製造方法の改良である。
の製造方法の改良である。
逆スタガード型アモルファスシリコン薄膜トランジスタ
の製造方法において、ソース電極とドレイン電極を形成
した後、ポリイミド等の樹脂膜を形成し、これに、酸素
を反応性ガスとし、低い圧力において、一方向性トライ
エンチングをなして、チャンネル領域とソース電極とド
レイン電極との端面とに残してそれ以外の領域から除去
し、特に、チャンネル領域を安定化したものである。
の製造方法において、ソース電極とドレイン電極を形成
した後、ポリイミド等の樹脂膜を形成し、これに、酸素
を反応性ガスとし、低い圧力において、一方向性トライ
エンチングをなして、チャンネル領域とソース電極とド
レイン電極との端面とに残してそれ以外の領域から除去
し、特に、チャンネル領域を安定化したものである。
本発明は、アモルファスシリコン薄膜トランジスタの製
造方法に関する。特に、逆スタガード型アモルファスシ
リコン薄膜トランジスタのチャンネル領域の安定化を改
善し、信頼性を向上し、寿命を延長する改良に関する。
造方法に関する。特に、逆スタガード型アモルファスシ
リコン薄膜トランジスタのチャンネル領域の安定化を改
善し、信頼性を向上し、寿命を延長する改良に関する。
第７図に示すように、ガラス基板等絶縁物板ｌ上にＮｉ
Ｃｒ、Ｏｒ等のゲート電極２が形成され、その上にＳ
＋ ０２膜等のゲート絶縁膜３とアモルファスシリコン
膜４とが形成され、ゲート′尼極２に対向する領域を挟
んでソース電極７１とドレイン電極７２とが形成されて
なる逆スタガード型アモルファスシリコン薄膜トテンソ
スタを製造する工程は、絶縁物板１−１−に金属膜を形
成した後、これをパターニングしてゲート電極２を形成
し、その」二にグロー放電分解法（プラズマＣＶＤ法）
を使用して、絶縁膜３とアモルファスシリコン膜４とを
順次形成し、金属膜を形成した後これをパターニングし
てソース電極７１とドレイン電極７２とを形成すること
が一般である。
Ｃｒ、Ｏｒ等のゲート電極２が形成され、その上にＳ
＋ ０２膜等のゲート絶縁膜３とアモルファスシリコン
膜４とが形成され、ゲート′尼極２に対向する領域を挟
んでソース電極７１とドレイン電極７２とが形成されて
なる逆スタガード型アモルファスシリコン薄膜トテンソ
スタを製造する工程は、絶縁物板１−１−に金属膜を形
成した後、これをパターニングしてゲート電極２を形成
し、その」二にグロー放電分解法（プラズマＣＶＤ法）
を使用して、絶縁膜３とアモルファスシリコン膜４とを
順次形成し、金属膜を形成した後これをパターニングし
てソース電極７１とドレイン電極７２とを形成すること
が一般である。
そのため、チャンネルを構成するアモルファスシリコン
膜の表面の一部すなわちゲート電極と対向し、ソース電
極とドレイン電極とに挟まれている領域の表面には、最
終工程で表面安定化膜が形成されるまでは、絶縁物膜は
形成されておらず大気に曝されている。もし、プラズマ
ＣＶＤ法を使用して、この領域に、５１０２等の絶縁物
膜を形成しようとすると、活性層をなすアモルファスシ
リコン膜が損傷を受けるおそれがあるからである。
膜の表面の一部すなわちゲート電極と対向し、ソース電
極とドレイン電極とに挟まれている領域の表面には、最
終工程で表面安定化膜が形成されるまでは、絶縁物膜は
形成されておらず大気に曝されている。もし、プラズマ
ＣＶＤ法を使用して、この領域に、５１０２等の絶縁物
膜を形成しようとすると、活性層をなすアモルファスシ
リコン膜が損傷を受けるおそれがあるからである。
このような理由により５活性層の表面が大気に曝されて
いる期間があるので、この期間に、活性層のチャンネル
近傍領域が汚染され、長期間使用されると、次第にしき
い値電圧がシフトし、オン電流が減少する等特性が不安
定であるという欠点があった・ 本発明の目的は、この欠点を解消し、信頼性が高く寿命
の長いアモルファスシリコン薄膜トテンリスタの製造方
法を提供することにある。
いる期間があるので、この期間に、活性層のチャンネル
近傍領域が汚染され、長期間使用されると、次第にしき
い値電圧がシフトし、オン電流が減少する等特性が不安
定であるという欠点があった・ 本発明の目的は、この欠点を解消し、信頼性が高く寿命
の長いアモルファスシリコン薄膜トテンリスタの製造方
法を提供することにある。
上記の目的を達成するため、本発明が採った手段は、ガ
ラス基板等絶縁物板ｌ上にＮｉＣｒ、 Ｃｒ等の金属膜
を形成した後、これをパターニングしてゲート電極２を
形成し、その上に一グロー放電分解法（プラズマＣＶＤ
法）を使用して、ゲート絶縁１１り３とアモルファスシ
リコン膜４とを順次形成し、金属膜を形成した後これを
ゲート電極２に対向する領域から除去してソース電極７
１とドレイン電極７２とを形成してなす逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法にお
いて、ソース電極７１とドレイン’ｉｒＸ、極７２とを
形成した後、ポリイミド等の樹脂をスピンコードして樹
脂膜８を形成し、その後、低い圧力の酸素ガスを反応性
ガスとして一方向性エツチングをなして。
ラス基板等絶縁物板ｌ上にＮｉＣｒ、 Ｃｒ等の金属膜
を形成した後、これをパターニングしてゲート電極２を
形成し、その上に一グロー放電分解法（プラズマＣＶＤ
法）を使用して、ゲート絶縁１１り３とアモルファスシ
リコン膜４とを順次形成し、金属膜を形成した後これを
ゲート電極２に対向する領域から除去してソース電極７
１とドレイン電極７２とを形成してなす逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法にお
いて、ソース電極７１とドレイン’ｉｒＸ、極７２とを
形成した後、ポリイミド等の樹脂をスピンコードして樹
脂膜８を形成し、その後、低い圧力の酸素ガスを反応性
ガスとして一方向性エツチングをなして。
この樹脂膜８を、ソース電極７】とドレイン電極７２と
に挟まれた領域９のアモルファスシリコン膜４上とアモ
ルファスシリコン膜４の端面とに残し。
に挟まれた領域９のアモルファスシリコン膜４上とアモ
ルファスシリコン膜４の端面とに残し。
その他の領域から除去して、この領域を安定化したもの
である。
である。
１−９のノ（・占ｌ＋ ηロー垢−Ｗ分Ｍ）μ（プラズ
マＣＶＤ法）を使用して、Ｓ＋０２等の絶縁物膜を、ソ
ース電極とドレイン電極とに挟まれた領域のアモルファ
スシリコン■々上に形成しようとするとその下地となる
アモルファスシリコン膜が損傷を受けるので、これを避
けるため最終工程で表面安定化膜を形成するまで、上記
の領域を露出しておくことに起因するのであるから、ソ
ース電極とドレイン電極とを形成した後、たＣちに、ア
モルファスシリコン膜に損傷を与えない方法で上記の領
域に絶縁膜を形成すれば上記の欠点は解消する筈である
。
マＣＶＤ法）を使用して、Ｓ＋０２等の絶縁物膜を、ソ
ース電極とドレイン電極とに挟まれた領域のアモルファ
スシリコン■々上に形成しようとするとその下地となる
アモルファスシリコン膜が損傷を受けるので、これを避
けるため最終工程で表面安定化膜を形成するまで、上記
の領域を露出しておくことに起因するのであるから、ソ
ース電極とドレイン電極とを形成した後、たＣちに、ア
モルファスシリコン膜に損傷を与えない方法で上記の領
域に絶縁膜を形成すれば上記の欠点は解消する筈である
。
そこで、絶縁物−膜の材料としては、ポリイミド等一方
向性エツチングがされやすい材料を使用し、一方向性エ
ツチング特性が顕著である低い圧力の酸素雰囲気中でな
すドライエツチング法を使用して、この絶縁物膜を、不
要の領域から除去することとしたものである。
向性エツチングがされやすい材料を使用し、一方向性エ
ツチング特性が顕著である低い圧力の酸素雰囲気中でな
すドライエツチング法を使用して、この絶縁物膜を、不
要の領域から除去することとしたものである。
１・１τ Ｍ席九姿閣１つ（素亮■の−Ｔ協例に係るア
モルファスシリコンＶｊＩＩＩ！トランジスタの製造方
法についてさらに説明する。
モルファスシリコンＶｊＩＩＩ！トランジスタの製造方
法についてさらに説明する。
第２図参照
ガラス基板等絶縁物板ｌ上にＮｉＣｒ、Ｃ「等を約８０
０人の厚さに堆積した後、これを幅約５ｇｍにパターニ
ングしてゲート電極２を形成する。
０人の厚さに堆積した後、これを幅約５ｇｍにパターニ
ングしてゲート電極２を形成する。
第３図参照
グロー放電分解法（プラズマＣＶＤ法）を使用して、厚
さ約３，０００人のＳ宜０２膜またはＳｉ３Ｎ、月々３
と厚さが約 １，０００人のアモルファスシリコン膜４
とをつぐけて形成する。
さ約３，０００人のＳ宜０２膜またはＳｉ３Ｎ、月々３
と厚さが約 １，０００人のアモルファスシリコン膜４
とをつぐけて形成する。
第４図参照
レジスト膜をスピンコードした後、ゲート電極２に対向
する領域９以外からこれを除去して、ゲート電極２に対
向する領域９にレジストマスク５を形成した後、厚さ約
３００人のｎ型アモルファスシリコン膜６と厚さ約１，
５００〜２．０００人のＴｉ、 Ａ１． ＮｉＣｒ等の
膜７とをつＣけて形成する。
する領域９以外からこれを除去して、ゲート電極２に対
向する領域９にレジストマスク５を形成した後、厚さ約
３００人のｎ型アモルファスシリコン膜６と厚さ約１，
５００〜２．０００人のＴｉ、 Ａ１． ＮｉＣｒ等の
膜７とをつＣけて形成する。
第５図参照
レジストマスク５を使用して、Ｔｉ、 Ａ１． ＮｉＣ
ｒ等の膜７とｎ型アモルファスシリコン膜６とをゲート
電極２に対向する領域９からリフトオフ除去し、さらに
、 Ｔｉ； Ａ１． ＮｉＣｒ等の膜７とｎ型ア−ｔ−
／ｌｚファスシリコン膜６とアモルファスシリコン膜４
をパターニングしてソース電極７１とドレイン電極７２
とを形成する。
ｒ等の膜７とｎ型アモルファスシリコン膜６とをゲート
電極２に対向する領域９からリフトオフ除去し、さらに
、 Ｔｉ； Ａ１． ＮｉＣｒ等の膜７とｎ型ア−ｔ−
／ｌｚファスシリコン膜６とアモルファスシリコン膜４
をパターニングしてソース電極７１とドレイン電極７２
とを形成する。
第６図参照
ポリイミド等の樹脂を、厚さ２〜３膳層にスピンコード
してポリイミド膜８を形成する。
してポリイミド膜８を形成する。
第１図参照
数Ｐａ５ｃａｌの低い圧力の酸素雰囲気中で、３００Ｗ
程度の平行平板型プラズマエツチング装置を使用してプ
ラズマエツチングを実行する。この工程は一方向性であ
るから、ポリイミド膜８はソース電極７１とドレイン電
極７２とに挟まれるチャンネル上の領域９とソース電極
７１とドレイン電極７２の端面領域とに残留して、アモ
ルファスシリコン膜４をカバーする。
程度の平行平板型プラズマエツチング装置を使用してプ
ラズマエツチングを実行する。この工程は一方向性であ
るから、ポリイミド膜８はソース電極７１とドレイン電
極７２とに挟まれるチャンネル上の領域９とソース電極
７１とドレイン電極７２の端面領域とに残留して、アモ
ルファスシリコン膜４をカバーする。
その後、各配線（図示せず）を形成し、表面安定化１ｔ
！！（図示せず）を形成して完成する。
！！（図示せず）を形成して完成する。
以上の工程をもって製造した逆スタガード型アモルファ
スシリコン薄膜トランジスタは、アモルファスシリコン
膜が大気に曝される機会が極めて短いので、特に、チャ
ンネル領域が汚染されるおそれはなく、信頼性が向上す
る。
スシリコン薄膜トランジスタは、アモルファスシリコン
膜が大気に曝される機会が極めて短いので、特に、チャ
ンネル領域が汚染されるおそれはなく、信頼性が向上す
る。
以上説明せるとおり、本発明に係る逆スタガード型アモ
ルファスシリコン薄膜トランジスタの製造方法において
は、ソース電極とドレイン電極とを形成した後、ポリイ
ミド等の樹脂をスピンコードして樹脂膜を形成し、その
後、低い圧力の酸素ガスを反応性ガスとして一方向性エ
ツチングをなして、この樹脂膜を、ソース電極とドレイ
ン電極とに挟まれた領域のアモルファスシリコン膜上と
アモルファスシリコン膜の端面とに残し、その他の領域
から除去することとされているので、アモルファスシリ
コン膜が大気に曝される機会が極めて短く、特に、チャ
ンネル領域が汚染されふお千幻、を寸かぐ、信頼性が向
トし、寿命が延長する。
ルファスシリコン薄膜トランジスタの製造方法において
は、ソース電極とドレイン電極とを形成した後、ポリイ
ミド等の樹脂をスピンコードして樹脂膜を形成し、その
後、低い圧力の酸素ガスを反応性ガスとして一方向性エ
ツチングをなして、この樹脂膜を、ソース電極とドレイ
ン電極とに挟まれた領域のアモルファスシリコン膜上と
アモルファスシリコン膜の端面とに残し、その他の領域
から除去することとされているので、アモルファスシリ
コン膜が大気に曝される機会が極めて短く、特に、チャ
ンネル領域が汚染されふお千幻、を寸かぐ、信頼性が向
トし、寿命が延長する。
第１図は、本発明の一実施例に係る逆スタガード型アモ
ルファスシリコン薄膜トランジスタの断面図である。 第２〜６図は、本発明の一実施例に係る逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法の主
要工程完了後の断面図である。 第７図は、従来技術に係る逆スタガード型アモルファス
シリコン薄膜トランジスタの断面図である。 ｌΦφ・絶縁物板−（ガラス基板）、 ２・・番ゲー
ト電極、 ３・・・ゲート絶縁膜、４・・・アモルフ
ァスシリコン膜、 ５・Φ・レジストマスク、 ６・
・・ｎ型アモルファスシリコン膜、７−・・Ｔｉ、 Ａ
Ｉ、ＮｉＣｒ等の膜、 ７１−−・ソース電極、７２魯
参〇ドレイン電極、 ８・ ・ ・樹脂膜（ポリイミ
ド膜）、 ９・・・チャンネル領域、
・′Ｉ 。 代理人 弁理士 井桁貞ニー゛″ 本発明 第１図 鉋釆款吋 第７図 第２図 不４５ 日月 ・ エイ量 Ｂ］ 第３図 釡そ日月めユニ１１１Ｂ己 。 ｊ１４図
ルファスシリコン薄膜トランジスタの断面図である。 第２〜６図は、本発明の一実施例に係る逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法の主
要工程完了後の断面図である。 第７図は、従来技術に係る逆スタガード型アモルファス
シリコン薄膜トランジスタの断面図である。 ｌΦφ・絶縁物板−（ガラス基板）、 ２・・番ゲー
ト電極、 ３・・・ゲート絶縁膜、４・・・アモルフ
ァスシリコン膜、 ５・Φ・レジストマスク、 ６・
・・ｎ型アモルファスシリコン膜、７−・・Ｔｉ、 Ａ
Ｉ、ＮｉＣｒ等の膜、 ７１−−・ソース電極、７２魯
参〇ドレイン電極、 ８・ ・ ・樹脂膜（ポリイミ
ド膜）、 ９・・・チャンネル領域、
・′Ｉ 。 代理人 弁理士 井桁貞ニー゛″ 本発明 第１図 鉋釆款吋 第７図 第２図 不４５ 日月 ・ エイ量 Ｂ］ 第３図 釡そ日月めユニ１１１Ｂ己 。 ｊ１４図
Claims (1)
- 【特許請求の範囲】 絶縁物板（１）上にゲート電極（２）を形成し、 ゲート絶縁膜（３）とアモルファスシリコン膜（４）と
を形成し、 金属膜を形成した後、これを前記ゲート電 極（２）に対向する領域から除去してソース電極（７１
）とドレイン電極（７２）とを形成し、樹脂膜（８）を
形成した後、低い圧力の酸素雰囲気を反応性ガスとして
一方向性ドライエッチングをなして前記樹脂膜（８）を
前記ソース電極（７１）とドレイン電極（７２）とに挟
まれた領域（９）と前記アモルファスシリコン膜（４）
の端部以外の領域から除去する工程を有するアモルファ
スシリコン薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16880685A JPS6230377A (ja) | 1985-07-31 | 1985-07-31 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16880685A JPS6230377A (ja) | 1985-07-31 | 1985-07-31 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6230377A true JPS6230377A (ja) | 1987-02-09 |
Family
ID=15874835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16880685A Pending JPS6230377A (ja) | 1985-07-31 | 1985-07-31 | アモルフアスシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6230377A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945923A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 薄膜トランジスタとその製造方法 |
| US7722812B2 (en) | 2003-12-08 | 2010-05-25 | Wako Pure Chemical Industries, Ltd. | Reaction disk and separation cell for automatic analyzer |
-
1985
- 1985-07-31 JP JP16880685A patent/JPS6230377A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945923A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 薄膜トランジスタとその製造方法 |
| US7722812B2 (en) | 2003-12-08 | 2010-05-25 | Wako Pure Chemical Industries, Ltd. | Reaction disk and separation cell for automatic analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| EP0368584A3 (en) | Method of manufacturing a semiconductor wafer | |
| JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02271538A (ja) | 半導体装置の製造方法 | |
| WO1987005441A1 (en) | Semiconductor device and a method of producing the same | |
| JPS6230377A (ja) | アモルフアスシリコン薄膜トランジスタの製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS6146067A (ja) | ２重ゲ−ト型薄膜トランジスタとその製造方法 | |
| JPS6112079A (ja) | 半導体素子の製造方法 | |
| JPH0273622A (ja) | アモルファス超格子構造の製造方法 | |
| JPS59129483A (ja) | ホ−ル素子 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPS617668A (ja) | 半導体装置の製造方法 | |
| JPH0513458A (ja) | 半導体装置の製造方法 | |
| JPH03265141A (ja) | 薄膜トランジスタの製造方法 | |
| JPS57211275A (en) | Manufacture of schottky barrier gate type field-effect transistor | |
| JPH0350837A (ja) | 半導体素子の製造方法 | |
| JPS6292478A (ja) | 半導体装置の製造方法 | |
| JPH05190854A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPS61220375A (ja) | 半導体装置およびその製造方法 | |
| JPS6395676A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61158157A (ja) | 半導体装置の製造方法 |