JPS6229890B2 - - Google Patents

Info

Publication number
JPS6229890B2
JPS6229890B2 JP20095882A JP20095882A JPS6229890B2 JP S6229890 B2 JPS6229890 B2 JP S6229890B2 JP 20095882 A JP20095882 A JP 20095882A JP 20095882 A JP20095882 A JP 20095882A JP S6229890 B2 JPS6229890 B2 JP S6229890B2
Authority
JP
Japan
Prior art keywords
region
film
silicon
forming
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20095882A
Other languages
English (en)
Other versions
JPS58100423A (ja
Inventor
Kunio Aomura
Fujiki Tokuyoshi
Masahiko Nakamae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP20095882A priority Critical patent/JPS58100423A/ja
Publication of JPS58100423A publication Critical patent/JPS58100423A/ja
Publication of JPS6229890B2 publication Critical patent/JPS6229890B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は酸化物により素子または素子の一部を
分離する構造をもつ半導体装置の製造方法に関し
とくにこのような酸化物に少くとも二つのPN接
合を終端させて設ける方法に関する。
半導体素子の小型化のために厚い酸化物によつ
て素子間または素子内の領域間を分離した構造の
半導体装置が最近使われ始めている。このような
半導体装置においてはPN接合を一つだけ厚い酸
化物に終端させて設けることは比較的容易なため
に実用化されているが、二つまたはそれ以上の
PN接合を互に比較的近接させて厚い酸化物の同
一の側に終端させることは非常に困難であつた。
これは、従来の技術では近接したPN接合のとく
に酸化物に終端する部分において間隔が充分にコ
ントロールできず、所定の特性が得られなかつた
りPN接合同士が短絡して素子が形成できなかつ
たりするためである。
従つて本発明の目的は、半導体主面に選択的に
設けられた比較的厚い酸化物の同一の側に終端す
るようなPN接合を二つまたはそれ以上高い信頼
度で形成することのできる方法を提供することに
ある。
本発明は従来技術におけるPN接合間隔の制御
不能の原因が、PN接合を形成しようとする領域
の表面の絶縁膜の除去にあるという知見に基ずく
ものである。厚い酸化物を選択的に設けた半導体
装置にあつては半導体領域表面の絶縁膜除去の際
に厚い酸化物の表面も除去するようなパタンが使
われる。このため厚い酸化物の界面の表面が除去
されて半導体領域の表面のみならず肩の部分が露
出され、ここからも不純物が導入されるため形成
されたPN接合は酸化物に終端する部分で特に深
く屈折する。二つ以上のPN接合を作るために再
び半導体領域表面を露出すると肩の部分がよりは
げしく露出されて、二つ目のPN接合は酸化物で
終端する部分がさらにはげしく屈折して先のPN
接合との間隔をきわめて小またはゼロにしてしま
うのである。
本発明の特徴は半導体材料の一主面に選択的に
埋設たれた比較的厚い酸化物で囲まれた半導体領
域内の少なくとも2つのPN接合が、前記厚い酸
化物の同一側面で終端する構造を有する半導体装
置の製造方法において、前記PN接合のうち少な
くとも1つを前記半導体領域の表面を露出するこ
となくイオン注入によつて形成し、他の1つを前
記半導体領域の表面を露出しないように覆う絶縁
層の薄い領域をガラス層にその底部まで変換し、
該ガラス層より半導体領域内に不純物を拡散して
形成すること半導体装置の製造方法にある。
又、上記半導体装置の製造方法において、前記
PN接合をイオン注入によつて形成する工程が、
前記酸化物により囲まれた半導体領域の表面を覆
う均一な厚さの絶縁層を通して不純物を通して不
純物をイオン注入法により注入し、前記半導体領
域の当初の導電型と異なる導電型の第1の領域を
形成する工程を含み、前記PN接合を不純物を拡
散して形成する工程が、前記半導体領域の表面に
厚さの異なる絶縁層を形成する工程と、不純物の
熱拡散により少なくとも半導体領域表面の相対的
に薄い絶縁層をガラス層に変換し、該ガラス層よ
り前記第1領域中に不純物を拡散して前記第1領
域と異なる導電型の第2領域を形成する工程とを
含むことができる。
又、上記半導体装置の製造方法において、前記
PN接合をイオン注入によつて形成する工程が、
前記酸化物により囲まれた半導体領域の表面を覆
う均一な厚さの絶縁層を通して不純物をイオン注
入法により注入し、前記半導体領域の当初の導電
型と異なる導電型の第1領域を形成する工程を含
み、前記PN接合を不純物を拡散して形成する工
程が、前記絶縁層の膜厚の一部を選択的に除去
し、薄い絶縁層を選択的に残す工程と、不純物の
熱拡散により少なくとも該薄い絶縁膜をガラス層
に変換し該ガラス層より前記第1領域中に不純物
を拡散して前記第1領域と異なる導電型の第2領
域を形成する工程とを含むことができる。
このようにすればPN接合の終端の間隔は他の
部分の間隔とほゞ同じに保たれ、より完全な信頼
性が得られる。
以下本発明の原理、目的、特徴がより明確にな
るように本発明につき図面を用いて詳細に説明す
る。
まず第1図を参照して従来の方法ならびにその
欠点を説明する。第1図Aに示すように、まず半
導体基板或いはエピタキシヤル層1の表面を酸化
して、500〜1000Å程度の薄い酸化物2を形成
し、Si3N4膜3を1000〜2000Å程度の膜厚で設け
る。このSi3N4膜3をさらにその上に設けた酸化
シリコン膜4をマスクにして熱リン酸にて選択的
に除去する。次にこのSi3N4膜3をマスクにして
比較的低温での長時間酸化により1〜2μ程度の
比較的厚い分離酸化物5を形成し、島状の半導体
領域1′を残す。この場合、酸化後の表面を平担
にするために予め酸化すべき部分の半導体材料1
を所定の深さまで除去しておく事が行なわれる。
次に第1図Bに示すように酸化シリコン膜4と
Si3N4膜3を除去した後、3000〜4000Å程度の酸
化シリコン膜6を活性領域1′の表面に形成す
る。そして第1のPN接合を形成するためのフオ
トレジスト7が設けられ、酸化膜6が選択的に除
去される。この時、位置合せ余裕度を大きくとる
ために、かつセルフアラインの利点を生かすため
にフオトレジスト7のエツジは分離酸化物領域5
の部分にまで拡がつて位置する。このため活性領
域1′の表面の酸化膜6が除去された時に、第1
図Cに8で示した様に厚い酸化物5の一部が同時
に除去されるため活性領域1′の「肩」の部分S
が露出する。この状態で第1図Dに示すように活
性領域1′の露出表面から不純物を拡散し第1の
接合9を形成する。この結果活性領域内に形成さ
れた第1のPN接合9のうち厚い酸化物5に終端
する部分9′は余分に拡散が進むため下方に屈曲
する。このような変形は第1図Cで酸化シリコン
膜6を選択的に除去する際、島状活性領域1′と
埋設酸化膜5との間での自巳整合を利用する為に
起こるものである。即ち島状領域1′の表面の酸
化シリコン酸6をフオトレジスト7をマスクにし
て除去する際、島状領域1′の肩Sに沿つて埋設
酸化膜5が余分に除去される結果によるものであ
る。これは島状領域1′の表面の酸化シリコン膜
6を完全に取り去る為に必ず発生する現象であ
る。次に島状活性領域1′の表面に再び3000〜
4000Å程度の酸化膜10を形成する。この時分離
酸化物5は既に充分膜厚があるため僅かしか膜厚
が増加しない。続いて第1図Eに示すように第2
のPN接合を設けるためのフオトレジスト11を
酸化物5,10上に設け、活性領域1′表面の酸
化膜10を選択的に除去する。この時フオトレジ
スト11のエツジの少なくとも一辺は再び位置合
せの余裕度を大きくとるために分離酸化物5の上
に位置する。従つて再び酸化膜10を除去すると
12に示す様に分離酸化物5も除去され島状領域
の肩Sが再び露出する。しかも今回はその程度が
前に比べて大きくなる。これは分離酸化物5に近
接する部分は前工程で肩Sが露出した部分が表面
と同じ酸化膜厚で、かつすぐその下部も殆んど酸
化膜厚が同じなので深く酸化物が除去されるから
である。この様にして開けられた酸化膜5,10
の開口部12から第2の接合を形成するために拡
散を行なうと、第1図Fに示すように第2のPN
接合13は分離酸化物5に終端する部分13′で
さらに大きく屈曲し、第1のPN接合9と交叉し
てしまい、所望の特性が得られない。
上記の様に、従来法の欠点は写真蝕刻工程に於
いて分離用埋設酸化膜が余分に除去されるところ
にある。それ故、本発明は埋設酸化膜が余分に除
去されないようにするところに特徴がある。即ち
埋設酸化膜の余分な除去は島状半導体領域の表面
の酸化膜の除去を行なえば必ず発生する現象であ
るので、島状半導体領域にPN接合を形成する際
に表面の酸化膜を除去しないことを特徴とする。
このようにすれば、常に島状半導体領域表面が
酸化膜で覆われた状態のままであるためこの領域
の「肩」の露出がなく、従つてセルフアラインの
利点をそのまま生かせるマスク寸法の設計が可能
でかつPN接合に短絡不良が起らず、分離酸化物
でPN接合が終端する半導体装置を高収率でしか
も所望の特性をもつように得られる。
次に本発明の実施例を説明する。
まず第2図Aに示すようにN型シリコン基板
300の一主面にシリコン酸化膜302,302′
(元来は同じもの)を設け、さらにその上にシリ
コン窒化膜を被着させ、これを選択的に除去して
得た残余シリコン窒化膜303,303′をマス
クにしてシリコン基板300の熱酸化を行ない、
シリコン基板300に埋設されたシリコン酸化膜
301,301′,301″を形成してシリコン基
板300の表面を島状の二つの領域300′,3
00″に分離する。この時、シリコン窒化膜はモ
ノシランとアンモニアの780℃での熱反応によ
り、1200Åの厚さに成長させ、又該シリコン窒化
膜の下の薄いシリコン酸化膜302,302′は
熱酸化により500Åの厚さに成長させる。次に第
2図Bに示すようにシリコン窒化膜303,30
3′をフレオン雰囲気中でプラズマエツチングに
より除去した後、再びシリコン基板の熱酸化を行
ない、各島状領域300′,300″表面の500Å
の厚さであつたシリコン酸化膜302,302′
を3000Åの厚さのシリコン酸化膜320,32
0′にする。その後、写真蝕刻法により片方の島
状シリコン基板領域300′以外の表面を約0.5μ
(ミクロン)以上のホトレジスト膜305で覆
い、このホトレジスト膜305及び埋設酸化膜3
01,301′をマスクにして島状シリコン基板
領域300″にイオン注入法により硼素原子を注
入してベース領域307を形成する。この時のイ
オン注入の条件はエネルギーを100KeV、ドーズ
量を2×1014/cm2にするのが適当である。次に第
2図Cに示すように前記のホトレジスト膜305
を除去し、高温処理により、アニールしたあと再
びホトレジスト膜308を選択的に形成する。次
に第2図Dに示すようにホトレジスト膜308を
マスクにして島状シリコン基板領域300′,3
00″表面のシリコン酸化膜320,320′と埋
設シリコン酸化膜301′,301″とを部分的に
除去し、島状シリコン基板領域300′,30
0″表面の酸化膜厚を部分的に500Åにする。この
状態でリンの熱拡散をすると表面のシリコン酸化
膜はリンガラス層330に変換する。この際、薄
くされた500Å厚のシリコン酸化膜は全てリンガ
ラス層330に変換するが、その他の部分はシリ
コン酸化膜が厚い為シリコン酸化膜の全てがリン
ガラス層330に変換しない。さらにこのリンガ
ラス層330がシリコン基板と接している所で
は、シリコン基板中へリンの拡散が行なわれ、こ
れにより、ベース領域307中にエミツタ領域3
10が、又他方の島状シリコン基板領域300″
中にコレクタ電極取り出し用高濃度N型領域31
1が形成される。次に表面に形成されたリンガラ
ス層330を除去し、再び熱酸化をして、シリコ
ン基板表面をシリコン酸化膜331で覆う(第2
図F)。シリコン基板表面を覆つているシリコン
酸化膜331に選択的にシリコン基板に達する開
孔部を設け、コレクタ、エミツタ、ベース各領域
311,310,307の外部取り出し電極用の
開孔部とする(第2図G)。次に、これら開孔部
を覆つて金属薄膜を被着させ、ベース領域30
7、エミツタ領域310及びコレクタ領域311
の外部取り出し電極340,341,342を形
成する(第2図H)。
第2図の実施例は、シリコン酸化膜を部分的に
除去して薄くする(第2図D)という技術的にや
や困難な製造方法を用いるものであるが、第3
図、第4図の実施例はこれを解消した容易な製造
方法である。
第3図に挙げた実施例を説明する。
まず、P型シリコン基板(図示しない)上に形
成されたN型シリコンエピタキシヤル層400の
一主面にシリコン酸化膜402,402′を設
け、さらにその上にシリコン窒化膜をを被着さ
せ、これを選択的に除去して得た残余シリコン窒
化膜403,403′をマスクにしてエピタキシ
ヤル層400の熱酸化を行ないシリコン層400
に埋設されたシリコン酸化膜401,401′,
401″を形成し、シリコン層400の表面を島
状領域400′,400″に分離する(第3図
A)。この時のシリコン窒化膜はモノシランとア
ンモニアの780℃での熱反応により1200Å成長さ
せ、又、該シリコン窒化膜の下のシリコン酸化膜
は熱酸化により500Åの厚さに成長させる。次に
写真食刻法により一部の島状シリコン領域40
0′以外の表面を約0.5μ以上のホトレジスト膜4
05で覆い、このホトレジスト膜405及び埋設
酸化膜401,401′をマスクにしてシリコン
酸化膜403及びシリコン酸化膜402を通して
イオン注入法により硼素原子を島状領域400′
内に注入し、そこにベース領域407を形成する
(第3図B)。この時のイオン注入の条件はエネル
ギーを100KeV、ドーズ量を2×1014/cm2にする
のが適当である。次にホトレジスト膜405を除
去し、高温処理によりアニールしたあと、再びホ
トレジスト膜408を選択的に形成する。このホ
トレジスト膜408をマスクにしてフレオン雰囲
気中でプラズマエツチングを行ないエツチング速
度の差を利用して、ホトレジスト膜408で覆わ
れていないシリコン窒化膜を除去しその下のシリ
コン酸化膜402,402′を露わす(第3図
C)。この露出したシリコン酸化膜402,40
2′は500Åという薄さであるためホトレジスト膜
408を除去した後、リンの熱拡散をすると、こ
れら500Åの露出したシリコン酸化膜402,4
02′は全てリンガラス層430に変換し、この
リンガラス膜430より島状シリコン領域40
0′,400″中にリン原子が拡散され、これによ
り、ベース領域407中にエミツタ領域410
が、又、ベース領域407に隣接する島状シリコ
ン領域400″中に、コレクタ電極取に出し用高
濃度N型領域411が形成される(第3図D)。
しかるに、埋設シリコン酸化膜401,40
1′,401″で覆われた領域はその膜厚が厚い
為、表面の一部にのみリンガラス層に変換するだ
けでシリコン中には拡散されないしシリコン窒化
膜403で覆われた領域はシリコン窒化膜がシリ
コン酸化膜に比し、リンガラス層に変換されにく
い為、シリコン窒化膜の表面のわずかのみがリン
ガラス層に変換するだけで、リンはシリコン中に
拡散されない。リンガラス層430を除去し、再
び島状シリコン領域表面をシリコン酸化膜431
で覆つた後、残余シリコン窒化膜403をフレオ
ンのプラズマエツチングにより除去する(第3図
E)。次に島状シリコン領域表面を覆つているシ
リコン酸化膜に選択的にシリコンに達する開孔部
を設け、ベース、エミツタ、コレクタの各領域4
07,410,411の外部取り出し電極用の開
孔部とする(第3図F)。次にこれら開孔部を覆
つて金属薄膜を被着させ、ベース、エミツタ、及
びコレクタ各領域407,410,411の外部
取り出し用電極440,441,442を形成す
る(第3図G)。
次に第4図に挙げた実施例を説明する。
まずN型シリコン基板500の一主面にシリコ
ン酸化膜502,502′さらにその上にシリコ
ン窒化膜を被着させ、選択的に除去して得た残余
シリコン窒化膜503,503′をマスクにし
て、熱酸化を行ないシリコン基板に埋設された、
シリコン酸化膜501,501′,501″を形成
し、シリコン基板500の表面を島状領域50
0′,500″に分離する(第4図A)。この時の
シリコン窒化膜はモノシランをアンモニアの780
℃での熱反応により1200Å成長させ、又、シリコ
ン窒化膜の下のシリコン酸化膜へ熱酸化により
500Åの厚さに成長させる。次に写真食刻法によ
り、一部の島状シリコン基板500′以外の表面
を約0.5μ以上のホトレジスト膜505で覆いこ
のホトレジスト膜505及び埋設酸化膜501,
501′をマスクにして、島状領域500′表面を
おおうシリコン窒化膜503及びシリコン酸化膜
502を通してイオン注入法により硼素原子を島
状領域500′に注入し、そこにベース領域50
7を形成する(第4図B)。この時のイオン注入
の条件はエネルギーを100KeV、ドーズ量を2×
1014/cm2にするのが適当である。次に、ホトレジ
スト膜505を除去し、高温処理により、アニー
ルしたあと、再びホトレジスト膜508を選択的
に形成する。このホトレジスト膜508をマスク
にして、フレオン雰囲気中でプラズマエツチング
を行ない、エツチング速度の差を利用して、ホト
レジスト膜508で覆われていないシリコン窒化
膜502を除去しその下のシリコン酸化膜502
を露わす(第4図C)。再び表面のホトレジスト
膜508を除去したあと残余シリコン窒化膜50
3,503′をマスクにして、熱酸化することに
より、前段階で露われた500Åの薄い酸化膜50
2を約3000Åの厚さのシリコン酸化膜520に成
長させる(第4図D)。残余シリコン窒化膜50
3,503′を除去することにより、その下のシ
リコン酸化膜502,502′の表面に出す(第
4図E)。露出したシリコン酸化膜は500Åと薄い
為、リンの熱拡散をすると、これらシリコン酸化
膜は全てリンガラス層530に変換し、このリン
ガラス層530からシリコン島状領域中にリン原
子が拡散され、これにより、ベース領域507中
にエミツタ領域510が、他方の島状シリコン基
板500″中にコレクタ電極取り出し用N型高濃
度領域511が形成される(第4図F)。しかる
に、その他のシリコン基板領域は表面のシリコン
酸化膜が厚い為シリコン酸化膜表面の一部のみが
リンガラス層に変換するだけで該領域には拡散さ
れない。リンガラス層530を除去し、再びシリ
コン基板表面をシリコン酸化膜521で覆う(第
4図G)。次に、シリコン基板表面を覆つている
シリコン酸化膜に選択的にシリコン基板に達する
開孔部を設けベース、エミツタ、コレクタの各領
域507,510,511の外部取り出し電極用
の開孔部とし、これら開孔部を覆つて金属薄膜を
被着させ、ベース、エミツタ、及びコレクタ各領
域の外部取り出し電極540,541,542を
形成する(第4図H)。上記の実施例ではNPN型
トランジスタを形成する方法について説明した
が、導電型を逆にすれば同様の方法でPNP型トラ
ンジスタを形成できることは勿論である。又、高
速トランジスタに使われているウオツシユト・エ
ミツタ(Washed emitter)構造のトランジスタ
にも適用できる。又、トランジスタのみならず、
ダイオード、及びこれらを使つた集積回路装置に
も適用できることはいうまでもない。
【図面の簡単な説明】
第1図A〜Fは従来法の欠点を説明するための
従来の製造法の主な製造工程の断面図、第2図A
〜H、第3図A〜G、第4図A〜Hはそれぞれ本
発明の実施例の半導体装置の製造方法の主な製造
工程の断面図である。 300,400,500……N型シリコン基
板、307,407,507……P型領域、31
0,410,510……N型領域、301,40
1,501……酸化膜。

Claims (1)

  1. 【特許請求の範囲】 1 半導体材料の一主面に選択的に埋設された比
    較的厚い酸化物で囲まれた半導体領域内の少なく
    とも2つのPN接合が、前記厚い酸化物の同一側
    面で終端する構造を有する半導体装置の製造方法
    において、前記PN接合のうち少なくとも1つを
    前記半導体領域の表面を露出することなくイオン
    注入によつて形成し、他の1つを前記半導体領域
    の表面を露出しないように覆う絶縁層の薄い領域
    を不純物含有ガラス層にその底部まで変換し、該
    ガラス層より半導体領域内に不純物を拡散して形
    成することを特徴とする半導体装置の製造方法。 2 前記PN接合をイオン注入によつて形成する
    工程が、前記酸化物により囲まれた半導体領域の
    表面を覆う均一な厚さの絶縁層を通して不純物を
    イオン注入法により注入し、前記半導体領域の当
    初の導電型と異なる導電型の第1領域を形成する
    工程を含み、前記PN接合を不純物を拡散して形
    成する工程が、前記半導体領域の表面に厚さの異
    なる絶縁層を形成する工程と、不純物の熱拡散に
    より少なくとも半導体領域表面の相対的に薄い絶
    縁層を不純物含有ガラス層に変換し、該ガラス層
    より前記第1領域中に不純物を拡散して前記第1
    領域と異なる導電型の第2領域を形成する工程と
    を含むことを特徴とする特許請求の範囲第1項に
    記載の半導体装置の製造方法。 3 前記PN接合をイオン注入によつて形成する
    工程が、前記酸化物により囲まれた半導体領域の
    表面を覆う均一な厚さの絶縁層を通して不純物を
    イオン注入法により注入し、前記半導体領域の当
    初の導電型と異なる導電型の第1領域を形成する
    工程を含み、前記PN接合を不純物を拡散して形
    成する工程が、前記絶縁層の膜厚の一部を選択的
    に除去し、薄い絶縁層を選択的に残す工程と、不
    純物の熱拡散により少なくとも該薄い絶縁膜を不
    純物含有ガラス層に変換し該ガラス層より前記第
    1領域中に不純物を拡散して前記第1領域と異な
    る導電型の第2領域を形成する工程とを含むこと
    を特徴とする特許請求の範囲第1項に記載の半導
    体装置の製造方法。
JP20095882A 1982-11-15 1982-11-15 半導体装置の製造方法 Granted JPS58100423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20095882A JPS58100423A (ja) 1982-11-15 1982-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20095882A JPS58100423A (ja) 1982-11-15 1982-11-15 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51114052A Division JPS6035818B2 (ja) 1976-09-22 1976-09-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS58100423A JPS58100423A (ja) 1983-06-15
JPS6229890B2 true JPS6229890B2 (ja) 1987-06-29

Family

ID=16433132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20095882A Granted JPS58100423A (ja) 1982-11-15 1982-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58100423A (ja)

Also Published As

Publication number Publication date
JPS58100423A (ja) 1983-06-15

Similar Documents

Publication Publication Date Title
JP3014012B2 (ja) 半導体装置の製造方法
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
US4343080A (en) Method of producing a semiconductor device
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
JPS62179764A (ja) 壁スペ−サを有するバイポ−ラ半導体装置の製造方法
JPH0828424B2 (ja) 半導体装置およびその製造方法
JPS6252950B2 (ja)
US4546537A (en) Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation
JPS6229890B2 (ja)
US4469535A (en) Method of fabricating semiconductor integrated circuit devices
JPS61172346A (ja) 半導体集積回路装置
JPH0239091B2 (ja)
JPS6129539B2 (ja)
JPS6244853B2 (ja)
JP2890550B2 (ja) 半導体装置の製造方法
JP3224320B2 (ja) 半導体素子の製造方法
JP3312384B2 (ja) ラテラルバイポーラトランジスタとその製造方法
JPS6229891B2 (ja)
JPS5928993B2 (ja) 半導体装置とその製造方法
JPH0136709B2 (ja)
JP2765864B2 (ja) 半導体装置の製造方法
JP2712889B2 (ja) 半導体装置の製造方法
JP2828126B2 (ja) 半導体装置及びその製造方法
JPS5984543A (ja) バイポ−ラ集積回路装置およびその製造方法
JPS6229889B2 (ja)