JPS6229889B2 - - Google Patents
Info
- Publication number
- JPS6229889B2 JPS6229889B2 JP57200959A JP20095982A JPS6229889B2 JP S6229889 B2 JPS6229889 B2 JP S6229889B2 JP 57200959 A JP57200959 A JP 57200959A JP 20095982 A JP20095982 A JP 20095982A JP S6229889 B2 JPS6229889 B2 JP S6229889B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- region
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000011521 glass Substances 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010408 film Substances 0.000 description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 125000004437 phosphorous atom Chemical group 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は酸化物により素子または素子の一部を
分離する構造をもつ半導体装置の製造方法に関し
とくにこのような酸化物に少くとも二つのPN接
合を終端させて設ける方法に関する。
分離する構造をもつ半導体装置の製造方法に関し
とくにこのような酸化物に少くとも二つのPN接
合を終端させて設ける方法に関する。
半導体素子の小型化のために厚い酸化物によつ
て素子間または素子内の領域間を分離した構造の
半導体装置が最近使われ始めている。このような
半導体装置においてはPN接合を一つだけ厚い酸
化物に終端させて設けることは比較的容易なため
に実用化されているが、二つまたはそれ以上の
PN接合を互に比較的近接させて厚い酸化物の同
一の側に終端させることは非常に困難であつた。
これは、従来の技術では近接したPN接合のとく
に酸化物に終端する部分において間隔が充分にコ
ントロールできず、所定の特性が得られなかつた
りPN接合同士が短絡して素子が形成できなつた
りするためである。
て素子間または素子内の領域間を分離した構造の
半導体装置が最近使われ始めている。このような
半導体装置においてはPN接合を一つだけ厚い酸
化物に終端させて設けることは比較的容易なため
に実用化されているが、二つまたはそれ以上の
PN接合を互に比較的近接させて厚い酸化物の同
一の側に終端させることは非常に困難であつた。
これは、従来の技術では近接したPN接合のとく
に酸化物に終端する部分において間隔が充分にコ
ントロールできず、所定の特性が得られなかつた
りPN接合同士が短絡して素子が形成できなつた
りするためである。
従つて本発明の目的は、半導体主面に選択的に
設けられた比較的厚い酸化物の同一の側に終端す
るようなPN接合を二つまたはそれ以上高い信頼
度で形成することのできる方法を提供することに
ある。
設けられた比較的厚い酸化物の同一の側に終端す
るようなPN接合を二つまたはそれ以上高い信頼
度で形成することのできる方法を提供することに
ある。
本発明は従来技術におけるPN接合間隔の制御
不能の原因が、PN接合を形成しようとする領域
の表面の絶縁膜の除去にあるという知見に基ずく
ものである。厚い酸化物を選択的に設けた半導体
装置にあつては半導体領域表面の絶縁膜除去の際
に厚い酸化物の表面も除去するようなパタンが使
われる。このため厚い酸化物の界面の表面が除去
されて半導体領域の表面のみならず肩の部分が露
出され、ここからも不純物が導入されるため形成
されたPN接合は酸化物に終端する部分で特に深
く屈折する。二つ以上のPN接合を作るために再
び半導体領域表面を露出すると肩の部分がよりは
げしく露出されて、二つ目のPN接合は酸化物で
終端する部分がさらにはげしく屈折して先のPN
接合との間隔をきわめて小またはゼロにしてしま
うのである。
不能の原因が、PN接合を形成しようとする領域
の表面の絶縁膜の除去にあるという知見に基ずく
ものである。厚い酸化物を選択的に設けた半導体
装置にあつては半導体領域表面の絶縁膜除去の際
に厚い酸化物の表面も除去するようなパタンが使
われる。このため厚い酸化物の界面の表面が除去
されて半導体領域の表面のみならず肩の部分が露
出され、ここからも不純物が導入されるため形成
されたPN接合は酸化物に終端する部分で特に深
く屈折する。二つ以上のPN接合を作るために再
び半導体領域表面を露出すると肩の部分がよりは
げしく露出されて、二つ目のPN接合は酸化物で
終端する部分がさらにはげしく屈折して先のPN
接合との間隔をきわめて小またはゼロにしてしま
うのである。
この点に鑑み本発明ではPN接合を厚い酸化物
に終端するように形成しようとする半導体領域の
表面を一度も露出せずにPN接合を形成すること
を可能にする半導体装置の製造方法を提供しよう
とするものである。このようにすれば厚い酸化物
への終端部分におけるPN接合の屈曲の傾向が緩
和されて、PN接合間を所定の間隔に制御するこ
とができ、２つのPN接合の終端の間隔は他の部
分の間隔とほゞ同じに保たれ、完全な信頼性が得
られる。
に終端するように形成しようとする半導体領域の
表面を一度も露出せずにPN接合を形成すること
を可能にする半導体装置の製造方法を提供しよう
とするものである。このようにすれば厚い酸化物
への終端部分におけるPN接合の屈曲の傾向が緩
和されて、PN接合間を所定の間隔に制御するこ
とができ、２つのPN接合の終端の間隔は他の部
分の間隔とほゞ同じに保たれ、完全な信頼性が得
られる。
本発明の特徴は、半導体基体の一主面に選択的
に埋設された比較的厚い酸化物で囲まれた半導体
領域内の少なくとも２つのPN接合が、前記厚い
酸化物の同一側面で終端する構造を有する半導体
装置の製造方法において、前記PN接合の１つは
半導体基板と該半導体基板上に形成されたエピタ
キシヤル成長膜との間で形成し、その他の１つは
半導体領域の表面を露出することなく、外部から
の不純物の導入によつて形成する半導体装置の製
造方法である。
に埋設された比較的厚い酸化物で囲まれた半導体
領域内の少なくとも２つのPN接合が、前記厚い
酸化物の同一側面で終端する構造を有する半導体
装置の製造方法において、前記PN接合の１つは
半導体基板と該半導体基板上に形成されたエピタ
キシヤル成長膜との間で形成し、その他の１つは
半導体領域の表面を露出することなく、外部から
の不純物の導入によつて形成する半導体装置の製
造方法である。
又、上記半導体装置の製造方法において、前記
厚い酸化物で囲まれた半導体領域の厚い酸化物の
同一側面で終端する２つのPN接合のうち、外部
からの不純物導入によつて形成される１つのPN
接合が、半導体領域の表面を覆う絶縁層の薄い領
域を不純物を含むガス中での熱処理により完全に
ガラス層に変換し、該ガラス層より、半導体領域
内に不純物を拡散して形成されることができる。
厚い酸化物で囲まれた半導体領域の厚い酸化物の
同一側面で終端する２つのPN接合のうち、外部
からの不純物導入によつて形成される１つのPN
接合が、半導体領域の表面を覆う絶縁層の薄い領
域を不純物を含むガス中での熱処理により完全に
ガラス層に変換し、該ガラス層より、半導体領域
内に不純物を拡散して形成されることができる。
以下本発明の原理、目的、特徴がより明確にな
るように本発明につき図面を用いて詳細に説明す
る。
るように本発明につき図面を用いて詳細に説明す
る。
まず第１図を参照して従来の方法ならびにその
欠点を説明する。第１図Ａに示すように、まず半
導体基板或いはエピタキシヤル層１の表面を酸化
して、500〜1000Å程度の薄い酸化物２を形成
し、Si3N4膜３を1000〜2000Å程度の膜厚で設け
る。このSi3N4膜３をさらにその上に設けた酸化
シリコン膜４をマスクにして熱リン酸にて選択的
に除去する。次にこのSi3N4膜３をマスクにして
比較的低温での長時間酸化により１〜２μ程度の
比較的厚い分離酸化物５を形成し、島状の半導体
領域１′を残す。この場合、酸化後の表面を平垣
にするために予め酸化すべき部分の半導体材料１
を所定の深さまで除去しておく事が行なわれる。
次に第１図Ｂに示すように酸化シリコン膜４と
Si3N4膜３を除去した後、3000〜4000Å程度の酸
化シリコン膜６を活性領域１′の表面に形成す
る。そして第１のPN接合を形成するためのフオ
トレジスト７が設けられ、酸化膜６が選択的に除
去される。この時、位置合せ余裕度を大きくとる
ために、かつセルフアラインの利点を生かすため
にフオトレジスト７のエツジは分離酸化物領域５
の部分にまで拡がつて位置する。
欠点を説明する。第１図Ａに示すように、まず半
導体基板或いはエピタキシヤル層１の表面を酸化
して、500〜1000Å程度の薄い酸化物２を形成
し、Si3N4膜３を1000〜2000Å程度の膜厚で設け
る。このSi3N4膜３をさらにその上に設けた酸化
シリコン膜４をマスクにして熱リン酸にて選択的
に除去する。次にこのSi3N4膜３をマスクにして
比較的低温での長時間酸化により１〜２μ程度の
比較的厚い分離酸化物５を形成し、島状の半導体
領域１′を残す。この場合、酸化後の表面を平垣
にするために予め酸化すべき部分の半導体材料１
を所定の深さまで除去しておく事が行なわれる。
次に第１図Ｂに示すように酸化シリコン膜４と
Si3N4膜３を除去した後、3000〜4000Å程度の酸
化シリコン膜６を活性領域１′の表面に形成す
る。そして第１のPN接合を形成するためのフオ
トレジスト７が設けられ、酸化膜６が選択的に除
去される。この時、位置合せ余裕度を大きくとる
ために、かつセルフアラインの利点を生かすため
にフオトレジスト７のエツジは分離酸化物領域５
の部分にまで拡がつて位置する。
このため活性領域１′の表面の酸化膜６が除去
された時に、第１図Ｃに８で示した様に厚い酸化
物５の一部が同時に除去されるため活性領域１′
の「肩」の部分Ｓが露出する。この状態で第１図
Ｄに示すように活性領域１′の露出表面から不純
物を拡散し第１の接合９を形成する。この結果活
性領域内に形成された第１のPN接合９のうち厚
い酸化物５に終端する部分９′は余分に拡散が進
むため下方に屈曲する。このような変形は第１図
Ｃで酸化シリコン膜６を選択的に除去する際、島
状活性領域１′と埋設酸化膜５との間での自己整
合を利用する為に起こるものである。即ち島状領
域１′の表面の酸化シリコン膜６をフオトレジス
ト７をマスクにして除去する際、島状領域１′の
肩Ｓに沿つて埋設酸化膜５が余分に除去される結
果によるものである。これは島状領域１′の表面
の酸化シリコン膜６を完全に取り去る為に必ず発
生する現象である。次に島状活性領域１′の表面
に再び3000〜4000Å程度の酸化膜１０を形成す
る。この時分離酸化物５は既に充分膜厚があるた
め僅かしか膜厚が増加しない。続いて第１図Ｅに
示すように第２のPN接合を設けるためのフオト
レジスト１１を酸化物５，１０上に設け、活性領
域１′表面の酸化膜１０を選択的に除去する。こ
の時フオトレジスト１１のエツジの少なくとも一
辺は再び位置合せの余裕度を大きくとるために分
離酸化物５の上に位置する。従つて再び酸化膜１
０を除去すると１２に示す様に分離酸化物５も除
去され島状領域の肩Ｓが再び露出すする。しかも
今回はその程度が前に比べて大きくなる。これは
分離酸化物５に近接する部分は前工程で肩Ｓが露
出した部分が表面と同じ酸化膜厚で、かつすぐそ
の下部も殆んど酸化膜厚が同じなので深く酸化物
が除去されるからである。
された時に、第１図Ｃに８で示した様に厚い酸化
物５の一部が同時に除去されるため活性領域１′
の「肩」の部分Ｓが露出する。この状態で第１図
Ｄに示すように活性領域１′の露出表面から不純
物を拡散し第１の接合９を形成する。この結果活
性領域内に形成された第１のPN接合９のうち厚
い酸化物５に終端する部分９′は余分に拡散が進
むため下方に屈曲する。このような変形は第１図
Ｃで酸化シリコン膜６を選択的に除去する際、島
状活性領域１′と埋設酸化膜５との間での自己整
合を利用する為に起こるものである。即ち島状領
域１′の表面の酸化シリコン膜６をフオトレジス
ト７をマスクにして除去する際、島状領域１′の
肩Ｓに沿つて埋設酸化膜５が余分に除去される結
果によるものである。これは島状領域１′の表面
の酸化シリコン膜６を完全に取り去る為に必ず発
生する現象である。次に島状活性領域１′の表面
に再び3000〜4000Å程度の酸化膜１０を形成す
る。この時分離酸化物５は既に充分膜厚があるた
め僅かしか膜厚が増加しない。続いて第１図Ｅに
示すように第２のPN接合を設けるためのフオト
レジスト１１を酸化物５，１０上に設け、活性領
域１′表面の酸化膜１０を選択的に除去する。こ
の時フオトレジスト１１のエツジの少なくとも一
辺は再び位置合せの余裕度を大きくとるために分
離酸化物５の上に位置する。従つて再び酸化膜１
０を除去すると１２に示す様に分離酸化物５も除
去され島状領域の肩Ｓが再び露出すする。しかも
今回はその程度が前に比べて大きくなる。これは
分離酸化物５に近接する部分は前工程で肩Ｓが露
出した部分が表面と同じ酸化膜厚で、かつすぐそ
の下部も殆んど酸化膜厚が同じなので深く酸化物
が除去されるからである。
この様にして開けられた酸化膜５，１０の開口
部１２から第２の接合を形成するために拡散を行
なうと、第１図Ｆに示すように第２のPN接合１
３は分離酸化物５に終端する部分１３′でさらに
大きく屈曲し、第１のPN接合９と交叉してしま
い所望の特性が得られない。
部１２から第２の接合を形成するために拡散を行
なうと、第１図Ｆに示すように第２のPN接合１
３は分離酸化物５に終端する部分１３′でさらに
大きく屈曲し、第１のPN接合９と交叉してしま
い所望の特性が得られない。
上記の様に、従来法の欠点は写真蝕刻工程に於
いて分離用埋設酸化膜が余分に除去されるところ
にある。それ故、本発明は埋設酸化膜が余分に除
去されないようにするところに特徴がある。即ち
埋設酸化膜の余分な除去は島状半導体領域の表面
の酸化膜の除去を行なえば必ず発生する現象であ
るので、島状半導体領域にPN接合を形成する際
に表面の酸化膜を除去しないことを特徴とする。
このようにすれば、常に島状半導体領域表面が酸
化膜で覆われた状態のままであるためこの領域の
「肩」の露出がなく、従つてセルフアラインの利
点をそのまま生かせるマスク寸法の設計が可能で
かつPN接合の短絡不良が起らず、分離酸化物PN
接合が終端する半導体装置を高収率でしかも所望
の特性をもつように得られる。
いて分離用埋設酸化膜が余分に除去されるところ
にある。それ故、本発明は埋設酸化膜が余分に除
去されないようにするところに特徴がある。即ち
埋設酸化膜の余分な除去は島状半導体領域の表面
の酸化膜の除去を行なえば必ず発生する現象であ
るので、島状半導体領域にPN接合を形成する際
に表面の酸化膜を除去しないことを特徴とする。
このようにすれば、常に島状半導体領域表面が酸
化膜で覆われた状態のままであるためこの領域の
「肩」の露出がなく、従つてセルフアラインの利
点をそのまま生かせるマスク寸法の設計が可能で
かつPN接合の短絡不良が起らず、分離酸化物PN
接合が終端する半導体装置を高収率でしかも所望
の特性をもつように得られる。
次に第２図〜第４図を用いて本発明の実施例を
説明する。埋設酸化物に終端する複数のPN接合
の一部がエピタキシヤル層とその基板との間に形
成されたPN接合であり、残りのPN接合が外部か
らの不純物導入によつて形成されたPN接合であ
る場合の実施例を説明する。なお以下の実施例で
は外部からの不純物導入をメルト・スルー法によ
つて行なう例であるが、その代りに島状シリコン
領域表面を露出せずにイオン注入することによつ
て不純物導入を行なつてもよいことは云うまでも
ない。
説明する。埋設酸化物に終端する複数のPN接合
の一部がエピタキシヤル層とその基板との間に形
成されたPN接合であり、残りのPN接合が外部か
らの不純物導入によつて形成されたPN接合であ
る場合の実施例を説明する。なお以下の実施例で
は外部からの不純物導入をメルト・スルー法によ
つて行なう例であるが、その代りに島状シリコン
領域表面を露出せずにイオン注入することによつ
て不純物導入を行なつてもよいことは云うまでも
ない。
第２図に示す実施例は、まずＮ型シリコン基板
８００上にＰ型シリコンエピタキシヤル層８０７
をほゞ平坦に形成し、続いて薄い酸化膜８０２と
シリコン窒化膜８０３とを順次エピタキシヤル層
８０７の表面に形成する（第２図Ａ）。ここで薄
い酸化膜８０２は熱酸化により1000Åの厚さに、
シリコン窒化膜８０３はモノシランとアンモニア
の熱反応により1500Åの厚さに、それぞれ被着さ
せるのが適当である。次に、シリコン窒化膜８０
３及び酸化膜８０２を順次選択的にエツチング
し、さらに残余シリコン窒化膜８０３及び酸化膜
８０２をマスクにしてＰ型エピタキシヤル層８０
７の露出部をエピタキシヤル層の厚さの半分以上
にわたつてエツチングする（第２図Ｂ）。
８００上にＰ型シリコンエピタキシヤル層８０７
をほゞ平坦に形成し、続いて薄い酸化膜８０２と
シリコン窒化膜８０３とを順次エピタキシヤル層
８０７の表面に形成する（第２図Ａ）。ここで薄
い酸化膜８０２は熱酸化により1000Åの厚さに、
シリコン窒化膜８０３はモノシランとアンモニア
の熱反応により1500Åの厚さに、それぞれ被着さ
せるのが適当である。次に、シリコン窒化膜８０
３及び酸化膜８０２を順次選択的にエツチング
し、さらに残余シリコン窒化膜８０３及び酸化膜
８０２をマスクにしてＰ型エピタキシヤル層８０
７の露出部をエピタキシヤル層の厚さの半分以上
にわたつてエツチングする（第２図Ｂ）。
次に、残余シリコン窒化膜８０３をマスクにし
て熱酸化を行ない、選択的に厚い酸化膜８０１を
形成する。この時選択的酸化膜８０１の表面が
ほゞエピタキシヤル層８０７の表面と同じ高さに
なるようにする。又一般にシリコンが熱酸化によ
り、シリコン酸化膜に変換する際、シリコン酸化
膜厚の約半分のシリコン膜厚を必要とするから、
この工程終了時点においてＰ型シリコンエピタキ
シヤル層８０７を突き抜けて、選択的酸化膜８０
１が形成され、その結果エピタキシヤル層８０７
と基板８００との間のPN接合はこの厚い酸化膜
８０１で終端することになる（第２図Ｃ）。
て熱酸化を行ない、選択的に厚い酸化膜８０１を
形成する。この時選択的酸化膜８０１の表面が
ほゞエピタキシヤル層８０７の表面と同じ高さに
なるようにする。又一般にシリコンが熱酸化によ
り、シリコン酸化膜に変換する際、シリコン酸化
膜厚の約半分のシリコン膜厚を必要とするから、
この工程終了時点においてＰ型シリコンエピタキ
シヤル層８０７を突き抜けて、選択的酸化膜８０
１が形成され、その結果エピタキシヤル層８０７
と基板８００との間のPN接合はこの厚い酸化膜
８０１で終端することになる（第２図Ｃ）。
次に表面に被着している残余シリコン窒化膜８
０３を除去し続いて表面に現われたシリコン酸化
膜８０２を成長させて約3000Åの膜厚にし、この
厚いシリコン酸化膜８２０でＰ型シリコンエピタ
キシヤル層８０７を覆う（第２図Ｄ）。
０３を除去し続いて表面に現われたシリコン酸化
膜８０２を成長させて約3000Åの膜厚にし、この
厚いシリコン酸化膜８２０でＰ型シリコンエピタ
キシヤル層８０７を覆う（第２図Ｄ）。
次に、ホトレジスト膜８０８を選択的に被着さ
せ、このホトレジスト膜８０８をマスクにしてＰ
型シリコンエピタキシヤル層８０７上のシリコン
酸化膜８２０を不純物導入予定領域において選択
的にエツチングし、これの膜厚を約500Åの薄さ
のもの８２１とする（第２図Ｅ）。
せ、このホトレジスト膜８０８をマスクにしてＰ
型シリコンエピタキシヤル層８０７上のシリコン
酸化膜８２０を不純物導入予定領域において選択
的にエツチングし、これの膜厚を約500Åの薄さ
のもの８２１とする（第２図Ｅ）。
次に表面のホトレジスト膜８０８を除去し熱拡
散を行なうと、表面のシリコン酸化膜８２１，８
２０はリンガラス層８３０に変換する。この時、
500Åの薄いシリコン酸化膜８２１は全てリンガ
ラス層８３０に変換するがその他の部分８２０は
シリコン酸化膜が厚い為、シリコン酸化膜の全て
がリンガラス層に変換せず表面だけに形成され
る。さらに、続けて熱処理を行なうと、リンガラ
ス層８３０がＰ型シリコンエピタキシヤル層８０
７と接している部分では、Ｐ型シリコンエピタキ
シヤル層８０７中へ、リン原子が拡散され、Ｎ型
領域８１０が形成される（第２図Ｆ）。
散を行なうと、表面のシリコン酸化膜８２１，８
２０はリンガラス層８３０に変換する。この時、
500Åの薄いシリコン酸化膜８２１は全てリンガ
ラス層８３０に変換するがその他の部分８２０は
シリコン酸化膜が厚い為、シリコン酸化膜の全て
がリンガラス層に変換せず表面だけに形成され
る。さらに、続けて熱処理を行なうと、リンガラ
ス層８３０がＰ型シリコンエピタキシヤル層８０
７と接している部分では、Ｐ型シリコンエピタキ
シヤル層８０７中へ、リン原子が拡散され、Ｎ型
領域８１０が形成される（第２図Ｆ）。
次に、表面に形成されたリンガラス層８３０を
除去し、再び熱酸化により、表面をシリコン酸化
膜８３１で覆う（第２図Ｇ）。
除去し、再び熱酸化により、表面をシリコン酸化
膜８３１で覆う（第２図Ｇ）。
表面を覆つているシリコン酸化膜８３１に選択
的にシリコン層に達する開孔部を設け（第２図
Ｈ）。これら開孔部を覆つて金属薄膜８４０，８
４１を各々選択的に形成し、Ｐ型領域即ちベース
領域８０７及びＮ型領域即ちエミツタ領域８１０
の電極とする（第２図Ｉ）。コレクタ領域８００
へのコンタクトは他の適当なところで設ける。
的にシリコン層に達する開孔部を設け（第２図
Ｈ）。これら開孔部を覆つて金属薄膜８４０，８
４１を各々選択的に形成し、Ｐ型領域即ちベース
領域８０７及びＮ型領域即ちエミツタ領域８１０
の電極とする（第２図Ｉ）。コレクタ領域８００
へのコンタクトは他の適当なところで設ける。
次に第３図の実施例は、第２図Ｃの工程のあと
でホトレジスト膜９０８を選択的に被着させ、こ
のホトレジスト膜９０８をマスクにして、残余シ
リコン窒化膜８０３を部分的にエツチングし、そ
の下の膜厚500Åの薄い酸化膜８０２を露出させ
る（第３図Ａ）。ここで、シリコン窒化膜のエツ
チングはフレン雰囲気中のプラズマエツチングで
行なうと、シリコン窒化膜と、シリコン酸化膜と
のエツチング速度の違いにより、シリコン窒化膜
を制御良く残すことができる。次に、表面のホト
レジスト膜９０８を条去し、続いて、リンの熱拡
散を行なうと、シリコン酸化膜８０１１，８０２
がリンガラス層９０３に変換し、露出している
500Åの薄いシリコン酸化膜８０２は全てリンガ
ラス層９０３に変換するが、その他の部分は表面
のみに形成される。さらに続けて熱処理を行なう
と、リンガラス層９０３がＰ型エピタキシヤル層
８０７と接している部分では、Ｐ型エピタキシヤ
ル層８０７中へ、リン原子が拡散され、Ｎ型領域
８１０が形成される（第３図Ｂ）。次に表面に形
成されたリンガラス層９０３を除去し、熱酸化に
より、シリコン酸化膜にてＮ型領域８１０を覆つ
た後、再びフレオンのプラズマエツチングにより
残存シリコン窒化膜８０３を除去して第２図Ｇと
同じ構造を得、以下第２図Ｈ，Ｉと同様の工程を
行なえばよい。
でホトレジスト膜９０８を選択的に被着させ、こ
のホトレジスト膜９０８をマスクにして、残余シ
リコン窒化膜８０３を部分的にエツチングし、そ
の下の膜厚500Åの薄い酸化膜８０２を露出させ
る（第３図Ａ）。ここで、シリコン窒化膜のエツ
チングはフレン雰囲気中のプラズマエツチングで
行なうと、シリコン窒化膜と、シリコン酸化膜と
のエツチング速度の違いにより、シリコン窒化膜
を制御良く残すことができる。次に、表面のホト
レジスト膜９０８を条去し、続いて、リンの熱拡
散を行なうと、シリコン酸化膜８０１１，８０２
がリンガラス層９０３に変換し、露出している
500Åの薄いシリコン酸化膜８０２は全てリンガ
ラス層９０３に変換するが、その他の部分は表面
のみに形成される。さらに続けて熱処理を行なう
と、リンガラス層９０３がＰ型エピタキシヤル層
８０７と接している部分では、Ｐ型エピタキシヤ
ル層８０７中へ、リン原子が拡散され、Ｎ型領域
８１０が形成される（第３図Ｂ）。次に表面に形
成されたリンガラス層９０３を除去し、熱酸化に
より、シリコン酸化膜にてＮ型領域８１０を覆つ
た後、再びフレオンのプラズマエツチングにより
残存シリコン窒化膜８０３を除去して第２図Ｇと
同じ構造を得、以下第２図Ｈ，Ｉと同様の工程を
行なえばよい。
次に第４図に挙げた実施例では、第２図Ｃの工
程のあとで不純物導入予定以外の領域上に開孔を
有するホトレジスト膜９１８を被着させ、このホ
トレジスト膜９１８をマスクにして残余シリコン
窒化膜８０３を部分的にフレオンのプラズマ中に
てエツチングし、その下の膜厚500Åの薄い酸化
膜８０２を表面に出す（第４図Ａ）。次に表面の
ホトレジスト膜９１８を除去し、続いて熱酸化を
行ない、シリコン窒化膜の除去された部分の酸化
膜９２０を3000Åに成長させる（第４図Ｂ）。次
に、残余シリコン窒化膜８０３を除去し、その下
の膜厚500Åの薄い酸化膜８０２を表面に出す
（第４図Ｃ）。
程のあとで不純物導入予定以外の領域上に開孔を
有するホトレジスト膜９１８を被着させ、このホ
トレジスト膜９１８をマスクにして残余シリコン
窒化膜８０３を部分的にフレオンのプラズマ中に
てエツチングし、その下の膜厚500Åの薄い酸化
膜８０２を表面に出す（第４図Ａ）。次に表面の
ホトレジスト膜９１８を除去し、続いて熱酸化を
行ない、シリコン窒化膜の除去された部分の酸化
膜９２０を3000Åに成長させる（第４図Ｂ）。次
に、残余シリコン窒化膜８０３を除去し、その下
の膜厚500Åの薄い酸化膜８０２を表面に出す
（第４図Ｃ）。
次にリンの熱拡散を行なうと、シリコン酸化膜
がリンガラス層９１３に変換し、前の工程表面に
現われた500Åの薄いシリコン酸化膜８０２は全
てリンガラス層９１３に変換するが、その他の部
分９２０，８０１は表面のみに形成される。さら
に続けて熱処理を行なうとリンガラス層９１３が
Ｐ型エピタキシヤル層８０７と接している部分で
はＰ型エピタキシヤル層８０７中へリン原子が拡
散され、Ｎ型領域８１０が形成される（第４図
Ｄ）。次に表面に形成されたリンガラス層９１３
を除去し、熱酸化により、シリコン酸化膜にてＮ
型領域８１０を覆い第２図Ｇと同じ構造を得る。
以下第２図Ｈ，Ｉと同じ工程にすすめばよい。
がリンガラス層９１３に変換し、前の工程表面に
現われた500Åの薄いシリコン酸化膜８０２は全
てリンガラス層９１３に変換するが、その他の部
分９２０，８０１は表面のみに形成される。さら
に続けて熱処理を行なうとリンガラス層９１３が
Ｐ型エピタキシヤル層８０７と接している部分で
はＰ型エピタキシヤル層８０７中へリン原子が拡
散され、Ｎ型領域８１０が形成される（第４図
Ｄ）。次に表面に形成されたリンガラス層９１３
を除去し、熱酸化により、シリコン酸化膜にてＮ
型領域８１０を覆い第２図Ｇと同じ構造を得る。
以下第２図Ｈ，Ｉと同じ工程にすすめばよい。
第２図〜第４図の実施例ではNPN型トランジ
スタを製造する方法について説明したが、不純物
又は導電型を変えると同様の方法でPNP型トラン
ジスタも製造できることは勿論である。又、高速
トランジスタに使われているウオツシユト・エミ
ツタ（Washed emitter）構造のトランジスタの
製造にも適用できるし、トランジスタのみならず
ダイオード、及びこれらを含む集積回路装置の製
造にも適用できる。
スタを製造する方法について説明したが、不純物
又は導電型を変えると同様の方法でPNP型トラン
ジスタも製造できることは勿論である。又、高速
トランジスタに使われているウオツシユト・エミ
ツタ（Washed emitter）構造のトランジスタの
製造にも適用できるし、トランジスタのみならず
ダイオード、及びこれらを含む集積回路装置の製
造にも適用できる。
以上説明したように、本発明によれば埋設シリ
コン酸化膜が余分に除去されない為、製造が容易
であり、かつ素子の性能を落さずに歩留の向上が
望めるなど半導体装置の分野における効果は大き
い。
コン酸化膜が余分に除去されない為、製造が容易
であり、かつ素子の性能を落さずに歩留の向上が
望めるなど半導体装置の分野における効果は大き
い。
第１図Ａ〜Ｆは従来法の欠点を説明するたの従
来の製造法の主な製造工程の断面図、第２図Ａ〜
Ｉ、第３図Ａ〜Ｂ、第４図Ａ〜Ｄはそれぞれ本発
明の実施例の半導体装置の製造方法の主な製造工
程の断面図である。 ８００……Ｎ型シリコン基板、８０７……Ｐ型
シリコンエピタキシヤル層、８０１，８０２，８
２０，８３１，９２０……シリコン酸化膜、８０
３……シリコン窒化膜、８０８，９０８，９１８
……ホトレジスト膜、８１０……Ｎ型領域、８４
０，８４１……金属電極、８３０，９０３，９１
３……リンガラス層。
来の製造法の主な製造工程の断面図、第２図Ａ〜
Ｉ、第３図Ａ〜Ｂ、第４図Ａ〜Ｄはそれぞれ本発
明の実施例の半導体装置の製造方法の主な製造工
程の断面図である。 ８００……Ｎ型シリコン基板、８０７……Ｐ型
シリコンエピタキシヤル層、８０１，８０２，８
２０，８３１，９２０……シリコン酸化膜、８０
３……シリコン窒化膜、８０８，９０８，９１８
……ホトレジスト膜、８１０……Ｎ型領域、８４
０，８４１……金属電極、８３０，９０３，９１
３……リンガラス層。
Claims (1)
- １ 半導体基体の一主面に選択的に埋設された比
較的厚い酸化物で囲まれた半導体領域内の少なく
とも２つのPN接合が、前記厚い酸化物の同一側
面で終端する構造を有する半導体装置の製造方法
において、前記PN接合の１つは半導体基板と該
半導体基板上に形成されたエピタキシヤル成長膜
との間で形成し、その他の１つは半導体領域の表
面を覆う絶縁層の薄い領域を不純物を含むガラス
層に変換し、該ガラス層より、半導体領域内に不
純物を拡散して形成されることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20095982A JPS58108737A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20095982A JPS58108737A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51114052A Division JPS6035818B2 (ja) | 1976-09-22 | 1976-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58108737A JPS58108737A (ja) | 1983-06-28 |
| JPS6229889B2 true JPS6229889B2 (ja) | 1987-06-29 |
Family
ID=16433150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20095982A Granted JPS58108737A (ja) | 1982-11-15 | 1982-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108737A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154077A (ja) * | 1974-05-22 | 1975-12-11 | ||
| JPS5140773A (en) * | 1974-07-25 | 1976-04-05 | Siemens Ag | Handotaidebaisuno seizohoho |
-
1982
- 1982-11-15 JP JP20095982A patent/JPS58108737A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154077A (ja) * | 1974-05-22 | 1975-12-11 | ||
| JPS5140773A (en) * | 1974-07-25 | 1976-04-05 | Siemens Ag | Handotaidebaisuno seizohoho |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58108737A (ja) | 1983-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0693461B2 (ja) | 半導体デバイスの製造方法 | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JP2565162B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPS6229889B2 (ja) | ||
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| JPS628939B2 (ja) | ||
| JPS6229891B2 (ja) | ||
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6229890B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) | ||
| JPS5984543A (ja) | バイポ−ラ集積回路装置およびその製造方法 | |
| JPS61112375A (ja) | 半導体装置の製造方法 | |
| JPS60170258A (ja) | 半導体装置の製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS61290763A (ja) | 半導体装置の製造方法 | |
| JPS60103640A (ja) | 半導体装置 | |
| JPS6312380B2 (ja) |