JPS62295443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62295443A JPS62295443A JP61139069A JP13906986A JPS62295443A JP S62295443 A JPS62295443 A JP S62295443A JP 61139069 A JP61139069 A JP 61139069A JP 13906986 A JP13906986 A JP 13906986A JP S62295443 A JPS62295443 A JP S62295443A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- schottky barrier
- power mosfet
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000011084 recovery Methods 0.000 claims abstract description 25
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は、インバータ装置等に応用される電力用スイッ
チング半導体素子に関するものである。 ′〔従来の技
術〕 従来の電力用スイッチング半導体素子を第２図に示す。
チング半導体素子に関するものである。 ′〔従来の技
術〕 従来の電力用スイッチング半導体素子を第２図に示す。
第２図において、１はｎチャネル・エンハンスメント形
パワーＭＯＳＦＥＴ （以下「バワ−ＭＯＳＦＥＴＪと
いう）、２は値がＣである接合容量、３はベース・エミ
ッタ間ボディ抵抗、４は寄生トランジスタ、Ｄはドレイ
ン端子、Ｇはゲート端子、Ｓはソース端子である。
パワーＭＯＳＦＥＴ （以下「バワ−ＭＯＳＦＥＴＪと
いう）、２は値がＣである接合容量、３はベース・エミ
ッタ間ボディ抵抗、４は寄生トランジスタ、Ｄはドレイ
ン端子、Ｇはゲート端子、Ｓはソース端子である。
次に動作について第３図を用いて説明する。第３図にお
いて、５は負荷、６はスイッチである。
いて、５は負荷、６はスイッチである。
第３図に示すようなインバータブリッジ動作等において
、パワーＭＯＳＦＥＴＩのオフ時で、寄生トランジスタ
４のベース・コレクタ間のダイオード特性をフリーホイ
ールダイオードとして用いている時、スイッチ６がオン
すると、上記ベース・コレクタ間ダイオードの逆回復時
間の間、逆回復電流１ｒが抵抗３を通して流れ、またこ
のとき接合容量２にｄｖ／ｄｔが印加され、これに応じ
た電流Ｃｄｖ／ｄｔが流れる。これらの電流によって寄
生トランジスタ４がオンすることになる。この動作が繰
り返し行なわれることによって、もともと耐量のない寄
生トランジスタ４は劣化または破壊され、この劣化また
は破壊によりパワーＭＯＳＦＥＴＩが劣化または破壊し
てしまうという問題があった。
、パワーＭＯＳＦＥＴＩのオフ時で、寄生トランジスタ
４のベース・コレクタ間のダイオード特性をフリーホイ
ールダイオードとして用いている時、スイッチ６がオン
すると、上記ベース・コレクタ間ダイオードの逆回復時
間の間、逆回復電流１ｒが抵抗３を通して流れ、またこ
のとき接合容量２にｄｖ／ｄｔが印加され、これに応じ
た電流Ｃｄｖ／ｄｔが流れる。これらの電流によって寄
生トランジスタ４がオンすることになる。この動作が繰
り返し行なわれることによって、もともと耐量のない寄
生トランジスタ４は劣化または破壊され、この劣化また
は破壊によりパワーＭＯＳＦＥＴＩが劣化または破壊し
てしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、破壊耐量を向上できる半導体装
置を得ることにある。
の目的とするところは、破壊耐量を向上できる半導体装
置を得ることにある。
このような目的を達成するために本発明は、ｎチャネル
・エンハンスメント形パワーＭＯＳＦＥＴのドレインに
ショットキー・バリア・ダイオードのカソードを接続し
、ショットキー・バリア・ダイオードのアノードにファ
ースト・リカバリー・ダイオードのカソードを接続し、
ファースト・リカバリー・ダイオードのアノードをｎチ
ャネル・エンハンスメント形パワーＭＯＳＦＥＴのソー
スと接続し、ｎチャネル・エンハンスメント形パワーＭ
ＯＳＦＥＴとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
・エンハンスメント形パワーＭＯＳＦＥＴのドレインに
ショットキー・バリア・ダイオードのカソードを接続し
、ショットキー・バリア・ダイオードのアノードにファ
ースト・リカバリー・ダイオードのカソードを接続し、
ファースト・リカバリー・ダイオードのアノードをｎチ
ャネル・エンハンスメント形パワーＭＯＳＦＥＴのソー
スと接続し、ｎチャネル・エンハンスメント形パワーＭ
ＯＳＦＥＴとショットキー・バリア・ダイオードとファ
ースト・リカバリー・ダイオードとの構成を１ユニット
として１ユニット又は組み合わされた複数ユニットをモ
ールドパッケージ内に収めるようにしたものである。
また、ｎチャネル・エンハンスメント形パワーＭＯＳ
Ｆ ＥＴのソースにショットキー・バリア・ダイオード
のアノードを接続し、ショットキー・バリア・ダイオー
ドのカソードをファースト・リカバリー・ダイオードの
アノードに接続し、ファースト・リカバリー・ダイオー
ドのカソードをｎチャネル・エンハンスメント形パワー
ＭＯＳＦＥＴのドレインに接続し、ｎチャネル・エンハ
ンスメント形パワーＭＯＳＦＥＴとショットキー・バリ
ア・ダイオードとファースト・リカバリー・ダイオード
との構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めるよう
にしたものである。
Ｆ ＥＴのソースにショットキー・バリア・ダイオード
のアノードを接続し、ショットキー・バリア・ダイオー
ドのカソードをファースト・リカバリー・ダイオードの
アノードに接続し、ファースト・リカバリー・ダイオー
ドのカソードをｎチャネル・エンハンスメント形パワー
ＭＯＳＦＥＴのドレインに接続し、ｎチャネル・エンハ
ンスメント形パワーＭＯＳＦＥＴとショットキー・バリ
ア・ダイオードとファースト・リカバリー・ダイオード
との構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めるよう
にしたものである。
本発明においては、寄生トランジスタは容易に劣化また
は破壊することはない。
は破壊することはない。
本発明に係わる半導体装置の一実施例を第１図に示す、
第１図（ａｌは本発明の第１の実施例を示す回路図、第
１図（ｂ）はその第２の実施例を示す回路図、第１図（
Ｃ１は本装置の斜視図である′。
第１図（ａｌは本発明の第１の実施例を示す回路図、第
１図（ｂ）はその第２の実施例を示す回路図、第１図（
Ｃ１は本装置の斜視図である′。
第１図において、Ａ、Ｂはモジュール、７はショットキ
ー・バリア・ダイオード、８はファースト・リカバリー
・ダイオード、Ｇｌ、Ｇ２はゲート端子、ＤＳはドレイ
ン・ソース端子である。第１図において第２図と同一部
分又は相当部分には同一符号が付しである。
ー・バリア・ダイオード、８はファースト・リカバリー
・ダイオード、Ｇｌ、Ｇ２はゲート端子、ＤＳはドレイ
ン・ソース端子である。第１図において第２図と同一部
分又は相当部分には同一符号が付しである。
第１図１８１において、パワーＭＯＳＦＥＴＩのドレイ
ンにショットキー・バリア・ダイオード７のカソードを
接続し、ショットキー・バリア・ダイオード７のアノー
ドにファースト・リカバリー・ダイオード８のカソード
を接続し、ファースト・リカバリー・ダイオード８のア
ノードをパワーＭＯＳＦＥＴＩのソースと接続している
。第１図（ａ）のモジュールＡは、パワーＭＯＳＦＥＴ
Ｉとショットキー・バリア・ダイオード７とファースト
・リカバリー・ダイオード８との構成を１ユニットとし
て２ユニットで構成されている。
ンにショットキー・バリア・ダイオード７のカソードを
接続し、ショットキー・バリア・ダイオード７のアノー
ドにファースト・リカバリー・ダイオード８のカソード
を接続し、ファースト・リカバリー・ダイオード８のア
ノードをパワーＭＯＳＦＥＴＩのソースと接続している
。第１図（ａ）のモジュールＡは、パワーＭＯＳＦＥＴ
Ｉとショットキー・バリア・ダイオード７とファースト
・リカバリー・ダイオード８との構成を１ユニットとし
て２ユニットで構成されている。
インバータ装置等におけるフリーホイール動作時には負
荷電流はファースト・リカバリー・ダイオード８を通し
て流れる。また、パワーＭＯＳＦＥＴＩの寄生トランジ
スタ（第２図参照）のベース・コレクタ間のダイオード
を通しても流れようとするが、このダイオードとは逆方
向にシリーズにショットキー・バリア・ダイオード７が
接続されているために上記寄生トランジスタのベース・
コレクタ間ダイオードには電流が流れないことになる。
荷電流はファースト・リカバリー・ダイオード８を通し
て流れる。また、パワーＭＯＳＦＥＴＩの寄生トランジ
スタ（第２図参照）のベース・コレクタ間のダイオード
を通しても流れようとするが、このダイオードとは逆方
向にシリーズにショットキー・バリア・ダイオード７が
接続されているために上記寄生トランジスタのベース・
コレクタ間ダイオードには電流が流れないことになる。
したがって、寄生トランジスタがオンすることもなくな
るので、寄生トランジスタが破壊。
るので、寄生トランジスタが破壊。
劣化することもなくなり、寄生トランジスタの破壊によ
るパワーＭＯＳＦＥＴＩの破壊が発生することはなくな
る。
るパワーＭＯＳＦＥＴＩの破壊が発生することはなくな
る。
上記実施例では、パワーＭＯＳＦＥＴＩのドレインにシ
ョットキー・バリア・ダイオード７を接続したものを示
したが、パワーＭＯＳＦＥＴＩのソースに接続してもよ
い。これを第１図（ｂｌに示す。
ョットキー・バリア・ダイオード７を接続したものを示
したが、パワーＭＯＳＦＥＴＩのソースに接続してもよ
い。これを第１図（ｂｌに示す。
第１開山）において、パワーＭＯＳＦＥＴＩのソースに
ショットキー・バリア・ダイオード７のアノードを接続
し、ショットキー・バリア・ダイオード７のカソードを
ファースト・リカバリー・ダイオードのアノードに接続
し、ファースト・リカバリー・ダイオードのカソードを
パワーＭＯＳＦＥＴ１のドレインに接続している。第１
図（ｂｌに示すモジュールＢは、パワーＭＯＳＦＥＴＩ
とショットキー・バリア・ダイオード７とファースト・
リカバリー・ダイオードとの構成を１ユニットとして２
ユニットで構成されている。このような構成の場合、ゲ
ート・ソース間に入力する信号電圧のうちショットキー
・バリア・ダイオード７の順電圧降下分が失われるので
、パワーＭＯＳＦＥＴＩのスイッチング特性に影響を及
ぼすことになる。
ショットキー・バリア・ダイオード７のアノードを接続
し、ショットキー・バリア・ダイオード７のカソードを
ファースト・リカバリー・ダイオードのアノードに接続
し、ファースト・リカバリー・ダイオードのカソードを
パワーＭＯＳＦＥＴ１のドレインに接続している。第１
図（ｂｌに示すモジュールＢは、パワーＭＯＳＦＥＴＩ
とショットキー・バリア・ダイオード７とファースト・
リカバリー・ダイオードとの構成を１ユニットとして２
ユニットで構成されている。このような構成の場合、ゲ
ート・ソース間に入力する信号電圧のうちショットキー
・バリア・ダイオード７の順電圧降下分が失われるので
、パワーＭＯＳＦＥＴＩのスイッチング特性に影響を及
ぼすことになる。
なお上記実施例では２ユニットの場合を示したが、３ユ
ニット以上の場合においても本装置は同様の効果を奏す
るものである。
ニット以上の場合においても本装置は同様の効果を奏す
るものである。
以上説明したように本発明は、ｎチャネル・エンハンス
メント形パワーＭＯＳＦＥＴとショットキー・バリア・
ダイオードとファースト・リカバリー・ダイオードとの
接続構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めたこと
により、寄生トランジスタが容易に劣化または破壊しな
くなったので、ｎチャネル・エンハンスメント形パワー
ＭＯＳ Ｆ ＥＴのスイッチング動作領域を非常に広く
できる効果がある。
メント形パワーＭＯＳＦＥＴとショットキー・バリア・
ダイオードとファースト・リカバリー・ダイオードとの
接続構成を１ユニットとして１ユニット又は組み合わさ
れた複数ユニットをモールドパッケージ内に収めたこと
により、寄生トランジスタが容易に劣化または破壊しな
くなったので、ｎチャネル・エンハンスメント形パワー
ＭＯＳ Ｆ ＥＴのスイッチング動作領域を非常に広く
できる効果がある。
また、電力素子には一般に異常電圧発生を抑止するため
にスナバ回路が必要であるが、異常電圧の発生はわずか
であるので、スナバ回路を小型軽量なものとすることが
でき、装置の小型軽量化を図ることができる効果がある
。
にスナバ回路が必要であるが、異常電圧の発生はわずか
であるので、スナバ回路を小型軽量なものとすることが
でき、装置の小型軽量化を図ることができる効果がある
。
さらに、■ユニット又は組み合わされた複数ユニットを
モールドパッケージ内に収めたことにより、放熱板を共
有することができるので、実装面積を小さくすることが
できる効果がある。
モールドパッケージ内に収めたことにより、放熱板を共
有することができるので、実装面積を小さくすることが
できる効果がある。
第１図ｆａｔは本発明に係わる半導体装置の一実施例を
示す回路図、第１図（ｂ）はその第２の実施例を示す回
路図、第１図（Ｃ１は第１図ｔａｇ、 （ｂｌの装置の
斜視図、第２図は従来の半導体装置を示す回路図、第３
図は第２図の回路の動作を説明するための説明図である
。 Ａ、Ｂ・・・モジュール、■・・・パワーＭＯＳＦＥＴ
。 ７・・・ショットキー・バリア・ダイオード、８・・・
ファースト・リカバリー・ダイオード、Ｄ・・・ドレイ
ン、Ｓ・・・ソース、Ｇｌ、Ｇ２・・・ゲート、ＤＳ・
・・ドレイン・ソース。
示す回路図、第１図（ｂ）はその第２の実施例を示す回
路図、第１図（Ｃ１は第１図ｔａｇ、 （ｂｌの装置の
斜視図、第２図は従来の半導体装置を示す回路図、第３
図は第２図の回路の動作を説明するための説明図である
。 Ａ、Ｂ・・・モジュール、■・・・パワーＭＯＳＦＥＴ
。 ７・・・ショットキー・バリア・ダイオード、８・・・
ファースト・リカバリー・ダイオード、Ｄ・・・ドレイ
ン、Ｓ・・・ソース、Ｇｌ、Ｇ２・・・ゲート、ＤＳ・
・・ドレイン・ソース。
Claims (2)
- （１）ｎチャネル・エンハンスメント形パワーＭＯＳＦ
ＥＴのドレインにショットキー・バリア・ダイオードの
カソードを接続し、前記ショットキー・バリア・ダイオ
ードのアノードにファースト・リカバリー・ダイオード
のカソードを接続し、前記ファースト・リカバリー・ダ
イオードのアノードを前記ｎチャネル・エンハンスメン
ト形パワーＭＯＳＦＥＴのソースと接続し、前記ｎチャ
ネル・エンハンスメント形パワーＭＯＳＦＥＴとショッ
トキー・バリア・ダイオードとファースト・リカバリー
・ダイオードとの構成を１ユニットとして１ユニット又
は組み合わされた複数ユニットをモールドパッケージ内
に収めたことを特徴とする半導体装置。 - （２）ｎチャネル・エンハンスメント形パワーＭＯＳＦ
ＥＴのソースにショットキー・バリア・ダイオードのア
ノードを接続し、前記ショットキー・バリア・ダイオー
ドのカソードをファースト・リカバリー・ダイオードの
アノードに接続し、前記ファースト・リカバリー・ダイ
オードのカソードを前記ｎチャネル・エンハンスメント
形パワーＭＯＳＦＥＴのドレインに接続し、前記ｎチャ
ネル・エンハンスメント形パワーＭＯＳＦＥＴとショッ
トキー・バリア・ダイオードとファースト・リカバリー
・ダイオードとの構成を１ユニットとして１ユニット又
は組み合わされた複数ユニットをモールドパッケージ内
に収めたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139069A JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139069A JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295443A true JPS62295443A (ja) | 1987-12-22 |
| JPH084122B2 JPH084122B2 (ja) | 1996-01-17 |
Family
ID=15236767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139069A Expired - Lifetime JPH084122B2 (ja) | 1986-06-13 | 1986-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084122B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126062U (ja) * | 1990-03-30 | 1991-12-19 | ||
| JPH045661U (ja) * | 1990-04-28 | 1992-01-20 | ||
| JP2008193839A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| JP2015156795A (ja) * | 2015-04-20 | 2015-08-27 | 株式会社東芝 | 半導体スイッチ回路および電力変換装置 |
| JP2018201297A (ja) * | 2017-05-26 | 2018-12-20 | サンケン電気株式会社 | ゲート駆動回路 |
-
1986
- 1986-06-13 JP JP61139069A patent/JPH084122B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126062U (ja) * | 1990-03-30 | 1991-12-19 | ||
| JPH045661U (ja) * | 1990-04-28 | 1992-01-20 | ||
| JP2008193839A (ja) * | 2007-02-06 | 2008-08-21 | Toshiba Corp | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| JP2015156795A (ja) * | 2015-04-20 | 2015-08-27 | 株式会社東芝 | 半導体スイッチ回路および電力変換装置 |
| JP2018201297A (ja) * | 2017-05-26 | 2018-12-20 | サンケン電気株式会社 | ゲート駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084122B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US6549439B1 (en) | Full wave rectifier circuit using normally off JFETS | |
| USRE41770E1 (en) | Cascoded rectifier | |
| JP3074736B2 (ja) | 半導体装置 | |
| JPH04343476A (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| JPH02266712A (ja) | 半導体装置 | |
| US4941030A (en) | Semiconductor device | |
| AU597540B2 (en) | Complementary lateral insulated gate rectifiers with matched "on" resistances | |
| JP3183020B2 (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JPS62295443A (ja) | 半導体装置 | |
| JPH0290570A (ja) | 電力ｍｏｓｆｅｔに対するゲート・ソース保護回路 | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPS6211017Y2 (ja) | ||
| KR940018964A (ko) | 반도체 장치 | |
| JPS58127376A (ja) | Ｇｔｏサイリスタ | |
| US5898582A (en) | Device comprising a stack of thyristors and freewheel diodes | |
| JP3284809B2 (ja) | 大容量半導体装置 | |
| JPH04132266A (ja) | 半導体装置 | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JPH03148873A (ja) | 横型伝導度変調ｍｏｓｆｅｔ | |
| JP2969381B2 (ja) | 複合電力用素子 | |
| JPS61225854A (ja) | 半導体装置 | |
| JPS6337646A (ja) | Ｃ−ｍｏｓ出力回路 | |
| US20030122149A1 (en) | Complex semiconductor device and electric power conversion appratus using it | |
| JPH11332094A (ja) | 電源の接続極性に関わりなく正規の極性で負荷に電源を印加するための自動スイッチ回路 |