JPS62293720A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS62293720A JPS62293720A JP13882086A JP13882086A JPS62293720A JP S62293720 A JPS62293720 A JP S62293720A JP 13882086 A JP13882086 A JP 13882086A JP 13882086 A JP13882086 A JP 13882086A JP S62293720 A JPS62293720 A JP S62293720A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- etching
- deposited
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 8
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 238000007493 shaping process Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体デバイスのＲ細パターン形成方法に関し
、特に１μｍ以下（サブミクロン）の微細パターン形成
方法に関する。
、特に１μｍ以下（サブミクロン）の微細パターン形成
方法に関する。
マイクロ波デバイスの中で、特にＧａＡｓ−ＦＥＴやＩ
Ｃなどは数十Ｇ ｔｌ ｚの超高周波帯で高利得化を果
たすために、０．５−０．２５μｍのデー１〜長寸法を
要求している。従来、サブミクロン・パターンを転写す
る露光法として光りソグラフィでは密着露光法、１０：
１あるいは５：１の縮小投影露光法があり、ＥＢ−Ｘ線
リングラフィでは電子ビーム直接描画法、Ｘ線露光法が
用いられている。
Ｃなどは数十Ｇ ｔｌ ｚの超高周波帯で高利得化を果
たすために、０．５−０．２５μｍのデー１〜長寸法を
要求している。従来、サブミクロン・パターンを転写す
る露光法として光りソグラフィでは密着露光法、１０：
１あるいは５：１の縮小投影露光法があり、ＥＢ−Ｘ線
リングラフィでは電子ビーム直接描画法、Ｘ線露光法が
用いられている。
上述した従来の露光法のパターン転写寸法とウェーハの
スルーブツトとの関係を第３図に示す。先ず、密着露光
法（図中ＣＴ）は簡易なサブミクロン転写技術としてコ
スト・パフォーマンスの良い手段であるが、ウェーハと
フォトマスクの密着に伴う欠陥が生じやすく、また、フ
ォトマスクベントによるパターンディストーションの発
生などの致命的な問題がある。一方、縮小投影露光法（
図中ＰＪ）は、現在最も広く利用され、最近ｇ線（波長
４３６ｎｍ）露光がちｉ線（波長３６５ｎｍ）露光に移
行し、加えてレジスト手法の改良を行うことで、それま
での限界解像力１μｍ前後から０．６μｍレベルへ対応
できるまでに至っている。しかしながら、現状ではこれ
以上の大幅な微細化は困難であり、０．５μｍ以下のデ
バイスは実用上無理がある。一方、Ｘ線露光法（図中Ｘ
ＲＬ）は０．５−０４μｍレベルの転写が可能であるが
、Ｘ線用マスク技術の習熟やアラインメント精度の向上
が必要で、完全な実用化には今少し年月を要する。
スルーブツトとの関係を第３図に示す。先ず、密着露光
法（図中ＣＴ）は簡易なサブミクロン転写技術としてコ
スト・パフォーマンスの良い手段であるが、ウェーハと
フォトマスクの密着に伴う欠陥が生じやすく、また、フ
ォトマスクベントによるパターンディストーションの発
生などの致命的な問題がある。一方、縮小投影露光法（
図中ＰＪ）は、現在最も広く利用され、最近ｇ線（波長
４３６ｎｍ）露光がちｉ線（波長３６５ｎｍ）露光に移
行し、加えてレジスト手法の改良を行うことで、それま
での限界解像力１μｍ前後から０．６μｍレベルへ対応
できるまでに至っている。しかしながら、現状ではこれ
以上の大幅な微細化は困難であり、０．５μｍ以下のデ
バイスは実用上無理がある。一方、Ｘ線露光法（図中Ｘ
ＲＬ）は０．５−０４μｍレベルの転写が可能であるが
、Ｘ線用マスク技術の習熟やアラインメント精度の向上
が必要で、完全な実用化には今少し年月を要する。
電子ビーム直接描画法（図中ＥＢ）は、Ｏｊμｍまでの
パターニングが実用化しており、縮小投影露光法の限界
を越える０、５μｍ以下のパターン形成として、現在、
方法論的にも最も確立したサブミクロンパターニング技
術である０反面、第３図に示すように、ウェー・ハのス
ルーブツトが０．３μｍで４枚／時と極端に低く、コス
ト・パフォーマンスが悪いという欠点がある。このよう
に、サブミクロン・パターンの転写に有用となる露光法
は、縮小投影露光法と電子ビーム直接描画法であるが、
微細化とコスト・パフォーマンスの点で両者一長一短が
あり、現時点では充分なものとはいえない。
パターニングが実用化しており、縮小投影露光法の限界
を越える０、５μｍ以下のパターン形成として、現在、
方法論的にも最も確立したサブミクロンパターニング技
術である０反面、第３図に示すように、ウェー・ハのス
ルーブツトが０．３μｍで４枚／時と極端に低く、コス
ト・パフォーマンスが悪いという欠点がある。このよう
に、サブミクロン・パターンの転写に有用となる露光法
は、縮小投影露光法と電子ビーム直接描画法であるが、
微細化とコスト・パフォーマンスの点で両者一長一短が
あり、現時点では充分なものとはいえない。
本発明の目的は、ウェーハのスルーブツトを損うことの
ない光りソグラフィの露光法でサブミクロンパターンを
形成する微細パターン形成方法を提供することにある。
ない光りソグラフィの露光法でサブミクロンパターンを
形成する微細パターン形成方法を提供することにある。
本発明の微細パターン形成方法は、基板あるいは基板上
の堆積膜の上に第１膜を堆積し、光りソグラフィ技術に
よりパターン形成を行いエツチング開口する工程と、段
差のある所を被覆するときの被覆性のよい第２膜を堆積
し異方性ドライエツチングで前記第１膜の開口部の側壁
にのみ前記第２膜を残す工程と、エツチングマスクとな
り且つ平坦性のよい第３膜を堆積する工程と、前記第３
膜を一様にエツチングして開口部にのみ第３膜を残しか
つ前記第１膜及び第２膜を露出させる工程と、前記第１
膜及び第２膜を除去することにより前記開口部の幅より
小さい寸法の反転パターンを形成する工程とを含んで構
成される。
の堆積膜の上に第１膜を堆積し、光りソグラフィ技術に
よりパターン形成を行いエツチング開口する工程と、段
差のある所を被覆するときの被覆性のよい第２膜を堆積
し異方性ドライエツチングで前記第１膜の開口部の側壁
にのみ前記第２膜を残す工程と、エツチングマスクとな
り且つ平坦性のよい第３膜を堆積する工程と、前記第３
膜を一様にエツチングして開口部にのみ第３膜を残しか
つ前記第１膜及び第２膜を露出させる工程と、前記第１
膜及び第２膜を除去することにより前記開口部の幅より
小さい寸法の反転パターンを形成する工程とを含んで構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
この実施例は、本発明をＧａＡｓ−ＬＳＩのＭＥＳＦＥ
Ｔ部のゲート形成に適用した例である。
Ｔ部のゲート形成に適用した例である。
まず、第１図（ａ＞に示すように、能動層を形成した（
図示しない） ＧａＡｓ基板１上にＷＳｉ膜２を堆積し
た構造の上にＣＶＤ法により第１膜とじて５ｉ０２膜３
を例えば厚みを１μｍ堆積し、通常の縮小投影露光法に
より例えば１．２μｍ幅開口のレジストパターン４を形
成する。
図示しない） ＧａＡｓ基板１上にＷＳｉ膜２を堆積し
た構造の上にＣＶＤ法により第１膜とじて５ｉ０２膜３
を例えば厚みを１μｍ堆積し、通常の縮小投影露光法に
より例えば１．２μｍ幅開口のレジストパターン４を形
成する。
次に、第１図（ｂ）に示すように、露出している５ｉ０
２膜３をＣＦ４系ガスの反応性イオンエツチング（以下
ＲＩＥと称する）法により垂直にエツチングしエッチマ
スクとなったレジストパターン４を除去する。この時点
における開口幅Ｗを仮にレジストパターン幅と同一にな
ったとする。
２膜３をＣＦ４系ガスの反応性イオンエツチング（以下
ＲＩＥと称する）法により垂直にエツチングしエッチマ
スクとなったレジストパターン４を除去する。この時点
における開口幅Ｗを仮にレジストパターン幅と同一にな
ったとする。
次に、第１図（Ｃ）に示すように、段差のある所を被覆
するときの被覆性のよい膜堆積法、例えば７” ラズ７
ＣＶＤ法や減圧ＣＶＤ （ＬＰ−ＣＶＤ）法により第２
膜としてＳｉＯ□膜５を堆積させる。尚、第１膜と第２
膜は同一の膜堆積法且つ同一膜材料であることもある得
る。あらかじめ第２膜の５ｉ０２膜の厚み、つまり平坦
部の膜厚ｔと第１１摸開口部の側壁部膜厚Ｌｓｗの関係
を第２図の如く捕捉しておき、例えばｔ＝９０００人と
すると、Ｌｓｗは４５００人になる。
するときの被覆性のよい膜堆積法、例えば７” ラズ７
ＣＶＤ法や減圧ＣＶＤ （ＬＰ−ＣＶＤ）法により第２
膜としてＳｉＯ□膜５を堆積させる。尚、第１膜と第２
膜は同一の膜堆積法且つ同一膜材料であることもある得
る。あらかじめ第２膜の５ｉ０２膜の厚み、つまり平坦
部の膜厚ｔと第１１摸開口部の側壁部膜厚Ｌｓｗの関係
を第２図の如く捕捉しておき、例えばｔ＝９０００人と
すると、Ｌｓｗは４５００人になる。
次に、第１図（ｄ）に示すように、ＲＩＥ法や反応性イ
オンビームエツチング（ＲＩＢＥ）法により異方性エツ
チングを行い、開口部の側壁膜６を残す。
オンビームエツチング（ＲＩＢＥ）法により異方性エツ
チングを行い、開口部の側壁膜６を残す。
次に、第１図（ｅ）に示すように、第３Ｍとしてポジレ
ジストアを１〜２μｍの厚さに塗布し、１５０〜２００
℃のベークを施し、表面を平滑化する。
ジストアを１〜２μｍの厚さに塗布し、１５０〜２００
℃のベークを施し、表面を平滑化する。
次に、第１図（ｆ）に示すように、ドライエッチにより
第１膜の５ｉ０２１１ｉ３および側壁Ｍ６を所定厚みに
達するまで一様にエッチバックする。
第１膜の５ｉ０２１１ｉ３および側壁Ｍ６を所定厚みに
達するまで一様にエッチバックする。
次に、第１図（ｇ）に示すように、バッフアート弗酸で
不用となった第１膜の５ｉ０２膜３および側壁膜６を除
去し、初期の開口幅Ｗより微細な、所謂反転パターン８
を形成する。この反転パターン８の幅りは側壁膜６幅Ｌ
ｓｗと初期の開口幅Ｗから近似的に次式で表わせる。
不用となった第１膜の５ｉ０２膜３および側壁膜６を除
去し、初期の開口幅Ｗより微細な、所謂反転パターン８
を形成する。この反転パターン８の幅りは側壁膜６幅Ｌ
ｓｗと初期の開口幅Ｗから近似的に次式で表わせる。
Ｌ＝Ｗ−２Ｌｓｗ
従って、本例の場合１．２μｍのパターンから０．３μ
ｍの微細化したレジスタパターンが形成できる。
ｍの微細化したレジスタパターンが形成できる。
次に、第１図（ｈ）に示したように、反転パターン８を
マスクにＷｓｉ膜３をドライエツチングし結果として、
０．３μｍレベルのゲート長を有するゲート電極９を得
ることができる。
マスクにＷｓｉ膜３をドライエツチングし結果として、
０．３μｍレベルのゲート長を有するゲート電極９を得
ることができる。
上記実施例は、ＧａＡｓ−ＬＳＩに本発明を適用した場
合であるが、本発明は５ｉ−ＬＳＩに適用しても同様の
効果が得られる。
合であるが、本発明は５ｉ−ＬＳＩに適用しても同様の
効果が得られる。
以上説明したように本発明は、縮小投影露光法などの通
常の光りソグラフィ技術で、その限界解像力の範囲内で
再現よく安定にパターン形成できる領域を利用して、こ
の開ロバターンに堆積させた側壁膜厚により制御された
微細な反転パターンを得られるため、電子ビーム直接描
画法と同レベルのサブミクロンパターンを光リングラフ
ィ技術で形成することができ、スループットを損うこと
がないという効果がある。
常の光りソグラフィ技術で、その限界解像力の範囲内で
再現よく安定にパターン形成できる領域を利用して、こ
の開ロバターンに堆積させた側壁膜厚により制御された
微細な反転パターンを得られるため、電子ビーム直接描
画法と同レベルのサブミクロンパターンを光リングラフ
ィ技術で形成することができ、スループットを損うこと
がないという効果がある。
第１図（ａ）〜（ｈ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は第
１図（Ｃ）の平坦部の膜厚と側壁部の膜厚の関係を示し
た相関図、第３図は各種露光法のパターン転写寸法とウ
ェーハのスリープツトとの関係を示す図である。 １−・−Ｇａｋｓ基板、２−ＷＳｉ膜、３−５ｉＯＪＪ
（第１膜）、４・・・レジストパターン、５・・・５
ｉ０２膜（第２膜）、６・・・側壁膜、７・・・ポジレ
ジスト（第３膜）、８・・・反転パターン、９・・・ゲ
ート電極。
めの工程順に示した半導体チップの断面図、第２図は第
１図（Ｃ）の平坦部の膜厚と側壁部の膜厚の関係を示し
た相関図、第３図は各種露光法のパターン転写寸法とウ
ェーハのスリープツトとの関係を示す図である。 １−・−Ｇａｋｓ基板、２−ＷＳｉ膜、３−５ｉＯＪＪ
（第１膜）、４・・・レジストパターン、５・・・５
ｉ０２膜（第２膜）、６・・・側壁膜、７・・・ポジレ
ジスト（第３膜）、８・・・反転パターン、９・・・ゲ
ート電極。
Claims (1)
- 基板あるいは基板上の堆積膜の上に第１膜を堆積させる
工程と、光学露光法によりパターン形成し第１膜を選択
的にエッチングし窓あけする工程と、段差のある所を被
覆するときの被覆性に優れた膜堆積法により第２膜を全
面に堆積する工程と、前記第２膜を異方性ドライエッチ
ング法により前記窓あけした前記第１の側壁にのみ前記
第２膜を残す工程と、前記基板あるいは基板上の堆積膜
のエッチングマスクとなり且つ平坦性の優れた第３膜を
堆積する工程と、前記第３膜を一様に全面エッチングし
前記窓あけした部分にのみ前記第３膜を残しかつ前記第
１膜及び第２膜を露出させる工程と、前記第１膜及び第
２膜のみ除去することにより前記窓あけした寸法より小
さい寸法の反転パターンを形成する工程とを含むことを
特徴とする微細パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882086A JPS62293720A (ja) | 1986-06-13 | 1986-06-13 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882086A JPS62293720A (ja) | 1986-06-13 | 1986-06-13 | 微細パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293720A true JPS62293720A (ja) | 1987-12-21 |
Family
ID=15230993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13882086A Pending JPS62293720A (ja) | 1986-06-13 | 1986-06-13 | 微細パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293720A (ja) |
-
1986
- 1986-06-13 JP JP13882086A patent/JPS62293720A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| JPH0466345B2 (ja) | ||
| JPH05206025A (ja) | 微細加工方法 | |
| JPS62293720A (ja) | 微細パタ−ン形成方法 | |
| JPH0458167B2 (ja) | ||
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| KR960012630B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH0513401A (ja) | 半導体基板加工方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH07106346A (ja) | マスクの形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH0629194A (ja) | Ｘ線マスクの製造方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPS60136228A (ja) | パタ−ン形成法 | |
| JPS647492B2 (ja) | ||
| JPH0638431B2 (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 |