JPS62291151A - 半導体装置のバンプ電極の製造方法 - Google Patents

半導体装置のバンプ電極の製造方法

Info

Publication number
JPS62291151A
JPS62291151A JP61133873A JP13387386A JPS62291151A JP S62291151 A JPS62291151 A JP S62291151A JP 61133873 A JP61133873 A JP 61133873A JP 13387386 A JP13387386 A JP 13387386A JP S62291151 A JPS62291151 A JP S62291151A
Authority
JP
Japan
Prior art keywords
bump
semiconductor substrate
solder
bump electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61133873A
Other languages
English (en)
Inventor
Isao Honma
本間 勇夫
Hitoshi Tsubone
坪根 衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61133873A priority Critical patent/JPS62291151A/ja
Publication of JPS62291151A publication Critical patent/JPS62291151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) 本発明は、バンド電極部に金属を盛り上げたフリップチ
ップタイプの半導体装置のバンプ電極の製造方法に関す
るものである。
(従来の技術) 従来、フリップチップタイプの半導体装置としては、ハ
ンダボールのような金属バンプ電極を設け、リード線を
介することなく、このバンプ電極を他の配線基板などの
配線部に直接的に溶着することにより、電気的、機械的
に接続するようにしている。
第2図はかかる従来のバンプ電極の製造工程断面図、第
3図はそのバンプ電極を有する半導体装置の斜視図、第
4図はその半導体基板の斜視図である。
まず、第2図(a)に示されるように、半導体素子が既
に作り込まれたシリコン等の半導体基板1の表面を0.
2〜1.5μmの厚さのシリコン酸化膜又は他の絶縁膜
2で被い、0.5〜2μmの厚さのAI膜又はS:を1
〜3%含有したAI膜で電極3を形成し、その上に0.
8〜2.5μmのシリコン酸化膜又はシリコン窒化膜等
の表面保護膜4をCVD法等を用いて堆積させ、ホトリ
ソグラフィー技術によリバンプ電極形成領域5の表面保
護膜を除去する。
次に、第2図(b)に示されるように、メ・ツキ時に電
流を流すための導電膜として1〜3μmのAI膜6を蒸
着又はスパッタリングにより形成し、次に、リフトオフ
手法と電子ビーム蒸着を用いてバンプ電極形成領域5に
500〜3000人のチタン/白金の複合膜7を形成し
、接着強度を増すために、300〜400℃の窒素雰囲
気中で熱処理する。
続いて、第2図(c)に示されるように、電極形成領域
5のみを残してレジスト膜8で被い、電解メッキ法によ
り2〜10μmの厚さの銅メ・ツキ層9をチタン/白金
膜7の上に形成する。
次に、レジスト膜8をそのまま残したままで、同様に電
解メッキ法によりハンダメ・ツキを30〜50μmの厚
さで付けると、きのこ状のハンダメッキ領域10が形成
され、しかる後に、第2図(d)に示されるように、レ
ジスト膜8を除去する。
次に、メッキのための導電膜6のバンプ直下以外の領域
をエツチングにより除去した後、水素等の還元性雰囲気
中又はフラツクスに浸した状態で大気中で400℃〜4
50℃の熱を加えるつ、y−,7トバソクエ程でハンダ
メッキの部分が溶けて表面張力でハンダが丸くなり、第
2図(e)に示されるように、球状のハンダバンプ11
を形成することができる。
なお、球状金属バンプの形成方法としては、例えば、特
公昭46−27013号公報が挙げられる。
また、実際には、第3図に示されるように、1チツプ内
に数多くのハンダバンプが形成される。
更に、半導体基板としては、第4図に示されるように、
同一チップが縦横に均一に配列される。従って、半導体
基板には上記ハンダバンプが数千〜数十万個形成される
ことになる。
(発明が解決しようとする問題点) しかしながら、同一基板上に前記したバンプ電極を数多
く形成すると、メッキ厚のばらつきから球状バンプの高
さが不均一となる。
このバンプ高さにばらつきが生じると、高さの高いバン
プはプロービング検査時にプローブの先端を曲げ、低い
バンプはチップをセラミック基板等に搭載する時に基板
と接続されないバンプが生じる等の問題点があった。
本発明は、上記問題点を除去し、接続が確実で、しかも
組立て歩留まりの良い半導体装置のバンプ電極の製造方
法を提供することを目的とする。
(問題点を解決するための手段) 本発明は、半導体装置のバンプ電極の製造方法において
、バンプを球状に丸めた後に平坦なガラス板等の上に半
導体基板の表面を下に向けて安定な液体中に配設し、そ
の状態で超音波を印加して高いバンプの表面を削り取る
工程を設けるようにしたものである。
(作用) 本発明によれば、バンプを球状に丸めた後に平坦なガラ
ス板等の上に半導体基板の表面を下に向けて安定な液体
中に配設し、その状態で超音波を印加して高いハンダバ
ンプの表面を削り取り、バンプの高さが均一になるよう
に形成する。
(実施例) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示す半導体装置のバンプ電極
の製造工程図である。なお、第1図(a)〜(e)は従
来の製造方法と同一であり、簡単に説明することにする
まず、第1図(a)に示されるように、半導体素子が作
り込まれた半導体基板1の表面絶縁膜2の上に金属電極
3を形成し、表面保護膜4でバンプ電極形成領域5を除
いた領域をカバーする。
次に第1図(b)に示されるように、メッキ用の導電膜
6を形成し、その上にバンプ金属が配線金属と反応する
のを防ぐ目的と、バンプ金属の接着強度を上げる目的で
チタン/白金の複合膜7をバンプ電極形成領域5に形成
し、接着強度を更に上げるために300〜400℃の窒
素雰囲気中で10〜60分熱処理する。
次に、第1図(c)に示されるように、レジスト8でバ
ンプ形成領域以外を被いメッキ液中で導電膜6を通して
電解メッキ法により銅メッキ層9を形成し、引き続き同
様な方法でハンダメ・2キを行うことによりハンダメッ
キ層】0が形成され、その後、第1図(d)に示される
ように、レジスト膜8を除去する。
次に、リン酸系のエソチンダ液に入れて、導電膜6をエ
ツチングすると、チタン/白金複合膜7がマスクの働き
をするため、バンプ直下のみを残して導電膜6が除去さ
れる。この状態で水素雰囲気中で又はフランクに浸した
状態で大気中で400〜450℃の熱処理工程(ウエソ
トバンク工程)によりハンダメッキ領域を溶融させると
、ハンダメッキ部分が表面張力により、球状になり、第
1図(e)に示されるような球状ハンダバンプ11が形
成される。
このハンダバンプが形成された半導体基板1を第1図(
f)に示されるように、0.1〜1.0μmの表面荒さ
をもった平坦な底をもったガラス容器12の中に半導体
基板やこの上の各層に影響を与えることのない液体13
、例えば、純水又はアセトン等のを機溶剤を入れ、その
下に超音波洗浄槽14を設置した装置の上にバンプ面を
下に向けて置き200〜600W程度の出力の超音波振
動を1〜5分程度加える。すると、高いハンダハンプの
みがガラス面と接しているため、超音波振動によりガラ
ス面との間でこすられて、バンプ上部がすりへって、や
や平坦となり、バンプが低くなる。バンプの高さのばら
つきに応じて時間を調整することにより、高いバンプか
ら1頃番にすりへって第1図(g)に示されるように、
上面が平坦なハンプ電極15が形成され、ハンプ高さの
ばらつきが低減される。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、銅メッ
キ及びハンダメッキのメッキ厚のばらつきや横方向への
形状ばらつきにより発生する球状バンプの高さを安定な
液体中で、かつ超音波が印加されるガラス面上で振動さ
せる工程を追加することにより均一化し、球状バンプの
高さのばらつきを低減することができる。従来、半導体
基板全体で約±20μmの高さのばらつきが生じていた
が本工程を導入することにより±10μmまでに高さば
らつきを低減することができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す半導体装置のバンプ電
極の製造工程図、第2図は従来の半導体装置のバンプ電
極の製造工程図、第3図は従来の半導体装置の斜視図、
第4図は半導体基板の斜視図である。 1・・・半導体基板、2・・・表面絶縁膜、3・・・金
属電極、4・・・表面保護膜、5・・・バンプ電極形成
領域、6・・・導電膜、7・・・チタン/白金の複合膜
、8・・・レジスト、9・・・銅メッキ層、10・・・
ハンダメッキ層、11・・・球状ハンダバンプ、12・
・・ガラス容器、13・・・液体(純水又は有機溶剤)
、14・・・超音波洗浄槽、15・・・最終形成後のバ
ンプ電極。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上に複数の球状のバンプ電極を形成す
    る半導体装置のバンプ電極の製造方法において、 (a)前記球状のバンプ電極上面を平坦なガラス面に接
    した状態で安定な液体に浸漬する工程と、(b)その状
    態で超音波振動を加える工程とを施すようにしたことを
    特徴とする半導体装置のバンプ電極の製造方法。
  2. (2)前記液体として純水又は有機溶剤を用いるように
    したことを特徴とする特許請求の範囲第1項記載の半導
    体装置のバンプ電極の製造方法。
JP61133873A 1986-06-11 1986-06-11 半導体装置のバンプ電極の製造方法 Pending JPS62291151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61133873A JPS62291151A (ja) 1986-06-11 1986-06-11 半導体装置のバンプ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61133873A JPS62291151A (ja) 1986-06-11 1986-06-11 半導体装置のバンプ電極の製造方法

Publications (1)

Publication Number Publication Date
JPS62291151A true JPS62291151A (ja) 1987-12-17

Family

ID=15115064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61133873A Pending JPS62291151A (ja) 1986-06-11 1986-06-11 半導体装置のバンプ電極の製造方法

Country Status (1)

Country Link
JP (1) JPS62291151A (ja)

Similar Documents

Publication Publication Date Title
KR900006511B1 (ko) 반도체장치를 제조하는 방법
US4505029A (en) Semiconductor device with built-up low resistance contact
US20080136018A1 (en) Function Element and Manufacturing Method Thereof, and Function Element Mounting Structure
JPH0345895B2 (ja)
JPH05335313A (ja) インジウムバンプの製造方法
US6221749B1 (en) Semiconductor device and production thereof
KR100288405B1 (ko) 반도체 칩에 대한 전기적 접착 방법 및 그 장치
JPH0322437A (ja) 半導体装置の製造方法
JPH04277639A (ja) 電子部品の実装構造
JPS62291151A (ja) 半導体装置のバンプ電極の製造方法
JPS61214444A (ja) 半導体装置
JPS636850A (ja) 電子部品の製造方法
JPS6112047A (ja) 半導体装置の製造方法
JP3813482B2 (ja) 半導体パッケージの製造方法
JP2000299338A (ja) 突起電極を有するベアチップic及び突起電極の形成方法
JPH10294318A (ja) 電子部品
JP4188752B2 (ja) 半導体パッケージ及びその製造方法
JP2974840B2 (ja) 半導体素子の実装方法
JP2839513B2 (ja) バンプの形成方法
JPS61225839A (ja) バンプ電極の形成方法
JPS5821432B2 (ja) ハンドウタイソウチ
JPH031832B2 (ja)
JPH04368129A (ja) バンプの製造方法
JP2695804B2 (ja) バンプを有する基板素子の製造方法
JPH0745664A (ja) 半導体装置の実装方法