JPS62290549A - 記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、記録装置に関し、詳しくは記録ヘッドを駆動
するための電力の供給を制御することにより記録ヘッド
を保護する手段を具えた記録装置に関するものである。

［従来の技術］ ドツトマトリクスでキャラクタを表現するドツトプリン
タにおいて、記録ヘッドを汎用のマイクロプロセッサユ
ニット（以下ＭＰＵという）を用いて制御し、記録ヘッ
ドの駆動通電時間をソフトウェアで設定するように構成
すれば、種々の条件に応じて簡単に通電時間を変更する
ことが可能となり、単純な記録ヘッド制御回路によって
高度な制御が可能となる。

反面、ＭＰＵの暴走等により記録ヘッドに異常な通電時
間が設定され、その結果定格通電時間を越える通電が行
われる危険性が生じる。したがって通電時間が記録ヘッ
ドの定格を越えることにより記録ヘッドが破壊される危
険性があるような場合、記録ヘッド保護手段を設ける必
要がある。

［発明が解決しようとする問題点］ 第７図は従来の記録装置における記録ヘッドの駆動方法
の一例を示している。この例において記録ヘッドは２４
個の記録ヘッド素子で構成され、全ドツトが一斉に駆動
され得る。すなわち、第７図でＨＥＩ〜２４で示される
２４本の信号がハイレベルの時、対応する記録ヘッド素
子が駆動されていることを示している。またＶＨは記録
ヘッドの駆動電源の出力を示し、この信号ＶＨがハイレ
ベルの時、電源がオンとなっていることを示している。

したがって、信号ＶＨがローレベルの時は電源はオフ状
態であり、信号ＨＥＩ〜２４の状態によらず記録ヘッド
に通電は行われない。

この従来例においては、信号ＶＨのオン時間を測定し、
このオン時間が記録ヘッドの定格通電時間を超えた時に
は、駆動電源を強制的にオフとすれば、定格通電時間を
超える通電が行われず、記録ヘッドを保護することがで
きる。

しかしながら、斯る記録装置においては、記録ヘッドを
一斉に駆動するためには、駆動電源を大容量のものとし
なければならず、従って記録装置を廉価かつ小型に構成
する上で不利な点が生ずることになる。

第８図は従来の記録装置における記録ヘッド駆動方法の
他の例を示す。この従来例では記録ヘッドを時分割に駆
動するものであり、２４個の記録ヘッド素子を８ドツト
ずつ３回に分けて駆動するようにしている。すなわち、
記録ヘッドを時分割駆動することにより駆動電源の負担
を減らし、小型で廉価な電源を利用できるようにしたも
のである。

しかしながら、斯る従来の記録装置においては、信号Ｖ
Ｈのオン時間は各記録ヘッド素子の通電時間の３倍とな
るので、信号Ｖ）ｌのオン時間を測定する方法では十分
な記録ヘッドの保護を望むことができなくなる。したが
って、斯る従来例において十分な保護機能を得ようとす
れば、ＩＩ　Ｅ　１〜２４の２４本すべての通電時間を
監視しなければならず、そのための装置は複雑かつ高価
なものになるという問題点が生じる。

［問題点を解決するための手段］ 本発明は、かかる問題点を解決し、廉価かつ構成簡単に
して確実に記録ヘッドを保護できるようにした記録装置
を提供することを目的とし、そのために、本発明では、
記録ヘッド素子に接続した出力端子と記録ヘッド素子に
非接続の出力端子とを有し、非接続の出力端子から記録
ヘッド素子の駆動条件に対応した信号を出力後、記録ヘ
ッド素子に接続した出力端子から駆動信号を出力する記
録ヘッド制御手段と、記録ヘッドに非接続の出力端子に
接続され、端子から出力される信号の出力時間を監視す
る監視手段と、監視の結果出力時間が記録ヘッド素子の
定格を越える場合には記録ヘッド素子への駆動信号の供
給を阻止する阻止手段とを具える。

［作　用コ すなわち、本発明によれば、記録ヘッド素子に対して定
格以上の電力供給が行われようとしていることが監視手
段により検知されたとき、記録ヘッドへの通電を阻止し
て記録ヘッドを保護するようにしたので、保護手段の大
型化を伴うことなく確実に記録ヘッドを保護することが
できるようになる。

［実施例］ 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。

第１図は本発明に係る記録装置の概略構成を示す。本例
に係る記録装置１０１は、外部コンピュータなどのホス
トシステムｌＯＯとデータ線により接続される。ホスト
システム１００からのデータは直列−並列変換、レベル
変換、あるいはプロトコル制御を行うインターフェース
部（ＩＦ）１１１に入力される。

インターフェース部１１１の出力データ線は制御用マイ
クロプロセッサ１１０および記録ヘッドコントローラ（
ＨＣ）１１２に接続されており、これらの間のデータ転
送および変換処理は記録制御用の制御用マイクロプロセ
ッサ１１０により制御される。

記録ヘッドコントローラ１１２は入力された論理的なビ
ットイメージを表現する記録データを、記録ヘッド素子
１１４の物理的な配列、並びに主として駆動通電時間に
対応した駆動データに変換するブロックで、この記録ヘ
ッドコントローラ１１２の出力により記録ヘッドドライ
バ１１３を介して記録へラド１１４が駆動される。一方
記録ヘッドドライバ１１３は記録ヘッド１１４を駆動す
るに十分な電圧レベルに記録ヘッドコントローラ１１２
の出力を変換するものである。

１１５は本実施例の主要部に係る記録ヘッド保護回路で
あり、記録ヘッドコントローラ１１２の出力により記録
ヘッド１１４を駆動する電源のオン／オフを行う。

第２図は記録ヘッドコントローラ１１２の一構成例を示
す。この記録ヘッドコントローラ１１２ハ、簡略化のた
めに１本の線で示した入力データ線ＤＯ〜０７を介して
８ビツトの記録データおよび記録制御コマンドを入力す
ることにより制御される。

記録データはビットの上下を反転するビットシフタｌを
介して４ブロツクの記録データラッチ８〜１１、出力制
御回路１２〜１５を介して記録ヘッドドライバ１１３に
出力される。各記録データラッチ８〜１１および出力制
御回路はたとえば８ビツト構成とし、図示のコントロー
ラ１１２では順次出力制御回路（ＳＴＲＢ）１２〜１５
をス訃ローブすることにより３２（＝８Ｘ４）素子から
構成された感熱ヘッド、インクジェットヘッド、あるい
はワイヤドツトヘッドなどの記録ヘッドを制御できる。

なお、本例においては、２４（−８Ｘ　３　）素子から
構成された記録ヘッド１１４を用いるものとし！、ラッ
チ８と回路１２との組、ラッチ９と回路１３との組およ
びラッチ１０と回路１４との組からそれぞれ出力される
信号ＨＤｏｎ、　ｕｏｔｎｓよび）ｌＤ２ｎを記録素子
に接続する。

ビットシフタ１の反転、非反転はデータ線ＤＯ〜Ｄ７か
ら入力された８ビツトのコマンドをラッチするコントロ
ールレジスタ３の出力により制御される。このコントロ
ールレジスタ３には固有のアト１ノフ８−路中１．でｈ
キ　７子ノ々７１−ノにロー→つあるいは制御用マイク
ロプロセッサ１１０の出力するライト信号により制御コ
マンドを書き込む。

記録データラッチ８〜１１のラッチタイミングの制御、
および出力制御回路１２〜１５のストローブタイミング
はスティタスコントローラ２および通電制御回路４によ
って制御される。

スティタスコントローラ２はライト（書き込み）信号Ｗ
Ｒ，リード（読み出し）信号ＲＤ、チップセレクト信号
Ｃ５１リセット信号Ｒ５Ｏを受容する入力端子を有して
おり、制御用マイクロプロセッサ１１０により制御され
る。たとえば記録データラッチ８〜１１にアドレスを設
定しておき、制御用マイクロプロセッサ１１０から出力
されるアドレスデータのデコード出力によりスティタス
コントローラ２をセレクトするとともにライト信号ＷＲ
を入力すれば、スティタスコントローラ２が各記録デー
タラッチ８をラッチでき、これによフて各ブロックに送
るデータを決定できる。

通電制御回路４は出力制御回路１２〜１５を制御して記
録ヘッドの通電タイミングの同期および通電時間を調節
する。通電時間はコントロールレジスタ３にラッチされ
ている。データ線ＤＯ〜Ｄ７から入力された制御コマン
ドに応じた時間長だけ通電制御４が出力制御回路１２〜
１５をストローブすることにより決定される。この通電
の同期および通電時間は端子ＣＫＩを介して人力される
クロックに基づいて制御される０人力されたクロックＣ
ＫＩは６ビツトプリスケーラ６および５ビツトカウンタ
フに人力され、クロックに応じてシフトする５ビツトカ
ウンタ７の５ビツトの出力信号と、コントロールレジス
タ３にラッチされている制御コマンドのうちの５ビツト
の出力信号とをコンパレータ５で比較した結果形成され
る信号にしたがって通電制御回路４が通電終了時期を決
定する。

記録開始タイミングはスティタスコントローラ２に端子
ＴＯＩから人力されるタイムアウト信号により与えられ
、記録終了は通電制御回路４が端子ＴＯＯを介して出力
するタイムアウト出力信号によって記録ヘッド保護回路
１１５に報知される。またスティタスコントローラ２を
リードまたはライトすることによりても記録開始タイミ
ングを与えることが可能である。

第３図は記録ヘッドコントローラ１１２　と記録ヘッド
ドライバ１１３　と記録ヘッド１１４との具体的接続例
を示す。第２図示の出力制御回路１２〜１５から出力さ
れる各出力信号線は実際には８木の信号線で構成される
。たとえば第２図における信号線ＨＤＯｎは第３図では
ＨＤＯｎ　ＮＨＤＯ７である。

記録ヘッドは２４個の記録ヘッド素子で構成され、第３
図では抵抗ＲＨＩ〜２４として表現しである。端子ＶＨ
は記録ヘッド保護回路１１５に接続され記録時には記録
ヘッドを駆動するための電源電圧が印加される。

記録ヘッドドライバ１１３はＮＰＮ型のトランジスタを
ダーリントン接続して構成できる。記録ヘッドコントロ
ーラ１１２の各出力信号がハイレベルになることにより
、ヘッドドライバ１１３中の各トランジスタがオンとな
り、記録ヘッド１１４のＲＨＩ〜２４に通電が行われる
。ただし、端子Ｖ）ｌに電圧が印加されていない時はヘ
ッドコントローラ１１２の出力信号のレベルによらず記
録ヘッドに通電は行われない。

なお、第３図では、記録ヘッドを抵抗性負荷として示し
であるが、第３図示の構成に適宜の回路を付加、ないし
はこの接続部の構成を適宜選択すれば、感熱ヘッド、イ
ン、クジエツトヘッド、ワイヤドツトヘッドなど各種記
録ヘッドを制御することができるのは勿論である。

第４図は記録ヘッド保護回路１１５の一構成例である。

ＩＣＩおよびＩＣ３は７４ＬＳ２２１等ＴＴＬ　ＩＧを
用いたワンショットマルチバイブレータ、ＩＣ２は７４
ＬＳ７４等を用いたＤ型フリップフロップである。

端子ＴＥＳＴおよびＴｏｏは第３図におけるヘッドコン
トローラ１１２の出力端子）ＩＤ３０およびＴｏｏに接
続される。端子Ｖ）ＩＦは記録ヘッド駆動用電源に接続
され、常時電圧が印加されている。端子ＶＨは記録ヘッ
ド１１４　に接続される。

第５図は正常な記録ヘッド駆動時の出力波形図である。

ヘッドを駆動していない時はＴＯＯがローレベルである
ため第６図におけるＩＣＩ〜ＩＣ３はすべてリセット状
態となっている。ヘッド駆動時にはヘッドコントローラ
１１２は出力端子ＴＯＯをハイレベルにし、続いて端子
ＨＤ３ｎ、ＨＤ２ｎ、）ＩＯｌｎおよびＨＤＯｎを順次
最大８ビツトずつ記録出力端子をハイレベルにして記録
ヘッドを時分割駆動する。ただし、端子ＴＥＳＴに接続
されている端子ＨＤ３０は必ずハイレベルになるように
データを設定しておく。端子Ｈ［ｌＱｎがローレベルに
なると同時に端子ＴＯＯもローレベルとなる。各記録ヘ
ッド素子の通電時間をｔＨＥＡアとする。

第４図において、ワンショットマルチバイブレータＩＣ
１は端子ＴＥＳＴの信号の立上りにより信号線Ａをハイ
レベルにする。またＩＣ２は信号線Ａの立上りにより抵
抗Ｒ１とコンデンサＣＩによって設定される時間１．だ
け信号線Ｂをローレベルにする。

時間し、は記録ヘッドの定格通電時間に等しくなるよう
に調整されている。したがって正常な記録ヘッドの駆動
においては、ｔ１□ＡＴがｔ、より長くなることはない
。

ワンショットマルチバイブレータＩＣ３は信号線Ｂの立
上り時の端子ＴＥＳＴの信号の反転信号を信号線Ｃに出
力する。正常な記録ヘッド駆動においては信号線Ｂの立
上り時にはＴＥＳＴ信号はローレベルであるため、信号
線Ｃはパイレベルのままである。記録ヘッドの駆動が終
了し端子Ｔ００がローレベルになることにより各１部Ｉ
Ｃ１〜３はリセットされる。信号線Ａがハイレベルの間
のみ端子ＶＨより記録ヘッドに電源電圧が印加され記録
ヘッドの駆動が可能となる。

第５図はＭＰＵｌｌ０の暴走等により異常な通電時間設
定が行われｊｕｔＡｔ　ｂ（ｔ＋より長くなった場合の
出力波形図である。この場合、信号線Ｂの立上り時にＴ
ＥＳＴ（３号はハイレベルであるため、信号線Ｃおよび
Ｄはローレベルとなり、ワンショットマルチバイブレー
タＩＣＩはリセットされる。そのため信号線Ａはローレ
ベルとなり、端子ＶＨへの電力供給は停止する。その後
ＨＤＯｎ、）ｌＤｌｎおよびＨＤ２ｎにいかなる信号が
出力されようと記録ヘッドに通電は行われず、ヘッドが
破壊されることはない。またＴＥＳＴ信号とＨＤＯｎ＝
ＨＤ２ｎの信号が同時にハイレベルになるようなことが
あっても記録ヘッドへの通電は最大１．となるため、ヘ
ッドは破壊されない。

端子ＴＥＳＴの信号とＨＤ１ｎ〜ＨＤ２ｎの各信号とは
共通の通電時間制御用タイマ回路によって制御されるた
め、ＴＥＳＴ信号に対する通電時間がヘッドの定格通電
時間より短く、かつヘッドに対する通電が定格通電時間
を超える可能性は極めて低い。したがフて以上説明した
ような実施例により十分に実用的かつ効果的な記録ヘッ
ドの保護状態が得られる。

なお、第４図では、時間設定にワンショットマルチバイ
ブレータを用い、抵抗とコンデンサとで時間を設定して
いるが、これは例えばクロック信号を適宜分周すること
によっても可能である。一般に記録装置はＭＰＵの制御
のため、水晶発振器等による極めて正確なりロック信号
を有している。

したがって、このクロック信号を利用すれば簡単に正確
な時間設定が可能となる。

また、上側では記録ヘッドを２４個の記録素子を有する
ものとして説明したが、記録素子の数は任意所望とする
ことができ、これに応じてヘッドコントローラ等の構成
を適宜選択できるのは勿論である。

［発明の効果］ 以上説明したように、本発明によれば、記録ヘッドコン
トローラの出力信号の一部を通電時間監視用の信号とし
て用い、その信号により観測される通電時間がヘッドの
定格通電時間より長い場合はヘッドへの電力の供給を停
止するようにしたので、実用上十分なヘッドの保護機能
を有する記録装置を実現できる。

【図面の簡単な説明】

第１図は本発明記録装置の一実施例を示すブロック図、 第２図は第１図におけるヘッドコントローラの一構成例
を示すブロック図、 第３図は第１図におけるヘッドコントローラとヘッドド
ライバとヘッドとの接続例を示す回路図、 第４図は本実施例に係る記録保護回路の一構成例を示す
回路図、 第５図および第６図はそれぞれ、本実施例における記録
ヘッドの正常駆動時および異常時の出力波形図、 第７図および第８図は従来の記録装置における記録ヘッ
ドの駆動の２例を示す波形図である。 １・・・ビットシフタ、 ２・・・スティタスコントローラ、 ３・・・コントロールレジスタ、 ８〜１１・・・記録データラッチ回路、１２〜１５・・
・出力制御回路、 １１０・・・制御用マイクロプロセッサ、１１２・・・
記録ヘッドコントローラ、１１３・・・記録ヘッドドラ
イバ、 １１４・・・記録ヘッド、 １１５・・・記録ヘッド保護回路。 第１図 ゜　　　エ。（／１１／ｌ　　　　　Ｏ＝　　　８’　
　　　　３　Ｄｒ　ｕ　ｔｘ　　　　　　″　　　　　
　ｕ　　　　ト第３図 Ｔｏ。 第５図 第６図 ＨＥＩ〜２４−」−一一シーーー 第８図

Claims (1)

1. 【特許請求の範囲】 １）記録ヘッド素子に接続した出力端子と前記記録ヘッ
   ド素子に非接続の出力端子とを有し、該非接続の出力端
   子から前記記録ヘッド素子の駆動条件に対応した信号を
   出力後、前記記録ヘッド素子に接続した出力端子から駆
   動信号を出力する記録ヘッド制御手段と、 前記記録ヘッドに非接続の出力端子に接続され、当該端
   子から出力される信号の出力時間を監視する監視手段と
   、 当該監視の結果前記出力時間が前記記録ヘッド素子の定
   格を越える場合には前記記録ヘッド素子への駆動信号の
   供給を阻止する阻止手段とを具えたことを特徴する記録
   装置。 ２）特許請求の範囲第１項記載の記録装置において、前
   記記録ヘッド制御手段は複数の記録ヘッド素子に接続さ
   れ、前記監視手段に前記信号を出力した後、前記複数の
   記録ヘッド素子の所定数の組毎に順次に駆動信号を出力
   することを特徴とする記録装置。